数字电路与逻辑设计方案

1、一、选择题（每空1.5分共21分）1、 十进制数55的等值二进制数是C 。A、 （001101）2B、（110101） C、（110111） D、（111010）22、 二进制数（10111011的等值十进制数是D 。A、157B、127C、 155D、1873、已知输入A、B和输出丫的波形如下图所示，则对应的逻辑门电路是 A_丫A、与门B、异或门C、 或非门 D、同或门波形图（题3）4、欲使JK触发器按Q*二Q 工作，可使JK触发器的输入端A、J=K=1 B、J=0,K=0 C、J=0,K=1 D、J=1,K=05、 十六选一数据选择器，其控制输入端有个。A、.2B、3C、4D、86、8位移

2、位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中A、1B、2C、4D、87、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是。A、逻辑函数的最简与或式B、逻辑函数的卡诺图C、逻辑函数的最简或与式D、逻辑函数的最大项之和8、下列关于下列运算的式子中，不正确的是 。A、A二 A =0 B、A 二 A =19、四位二进制减法计数器的初始状态为 为。A、0000B、1010C、 1111C、A二 0 二 A D、A二 1 = A1101，5个时钟CP脉冲后其状态D 1000。10、 指出下列电路中能够把串行数据变成并行数据的电路应该是。A、JK触发器 B、3/8线译码器C

3、、移位寄存器D、十进制计数器11、 已知丫二ABB'AB 下列结果中正确的是 。A、丫二AB、丫二B C、丫二A B D、丫二A B12、逻辑项ABC D的相邻项是 。A. A BCD B. ABCD C. AB CD D. ABC D13、 N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2n14、 在四变量卡诺图中，逻辑上不相邻的一组最小项为 。A、m 1 与 m 3 B、m 4 与 m 6 C、m 5 与 m 13 D、m 2 与 m 8二、填空题（每空1分共13分）1、基本逻辑运算有 逻辑乘、逻辑加 和 逻辑非 运算。2、 时序逻辑电路的输出不仅和

4、 当时的输入信号 有关，而且还与_ 过去时刻电路的状态 有关。3、存储8位二进制数据需要_8_个触发器。4、CMOS集成电路74HC138是3 - 8线译码器，译码器输出为低电平有效，若输入为A2A1A0=101时，输出：丫7丫6丫5,为 ;其余端子输出为_。（0、1）5、逻辑变量只有_0、两种取值。6、 A、B两变量进行同或运算，用基本逻辑运算表示为 A ? B=AB+A ''。7、用来表示时序电路的状态转换规律及相应的输入、输出关系的有向图称为状态图 。&两片中规模集成电路十六进制计数器串联后，最大计数容量为 。三、逻辑代数基础（共12分）1、用公式法化简下列函数（

5、4分）j A B B C ACD AB2、用卡诺图法化简下 列函数(每题4分)YMA,B,C,D)八 m(2,4,5,6,7,8,9,10,12,13,14,15)Y2(A,B,C,D)八 m(0,3,4,7,11)' d(8,9,10,12,13,14,15)四、(10分)用“与非” 门设计三变量电路。当输入 变量A、B、C只要有2个 或3 -个为1时输出1;否则输出为0。试完成：1、列 出真值表；2、列出最小项 式；3、化简为最简与或表达式；4、画出用“与非”门实现的逻辑图Y7$Y5Y4Y3Y2YY五、（12分）试利用3线-8线译码器74HC138和必要的与非门设计一个多输 出的组合逻辑的电路。输出的逻辑函数式为z = AB"ACZ厂 A B ABZsW+BM + C)'要求：（有必要的过程；变量连接说明；正确画出连线图。）六、（10分）试用8选1数据选择器74HC151产生三变量逻辑函数Y = AC * AB C + BC 卄 ABC1 1 1IIA? D0D1D2D3D4D5D6D7Al74HC151A0WFST要求：（有