数电课程设计之数字电子钟

1、目     录一设计内容、设计要求及设计的总框图二完成单元电路的设计及参数计算、元器件的选择及原理说明三分析仿真调试过程中的结果、对出现的问题如何解决四本次课程设计的收获体会、存在问题和进一步的改进意见等五附录（包括：整机逻辑电路图、元器件清单）一设计内容、设计要求及设计的总框图本课程设计我做的是电子钟，电子钟以十进制数显示时分秒，要求具有校准、报时、闹钟的功能，和日常生活的电子钟功能相同。在设计中可以将电子钟划分为校准电路、计时电路、报时电路、闹钟电路、显示电路，再一级一级细分下去，具体电路框图如下图1：计时电路，包括秒计数器、分计数器、和时

2、计数器报时电路，当秒计时器的时为、分计数器的个位、十位都为0时，实现整点报时。闹钟电路，当闹钟计时电路和实际计时电路显示的数值相同时，闹铃响。显示电路，分为秒显示、分显示和时显示计时/校准/闹钟控制电路，包括脉冲的产生和消除抖动的开关电子钟图1二完成单元电路的设计及参数计算、元器件的选择及原理说明1、 计时/校准电路（1）1s时钟信号的产生：时钟信号的产生采用的是555定时器，将555定时器接成多谐振荡电路，电路图如下图2，电路振荡周期的计算公式：T=(R1+2R2)Cln2，则图2（2）消除抖动的计时/校准/闹钟开关的设计如图3，最下边的开关SW1控制着电路的计时或校准与闹钟，当开关接高电平

3、时，表示电路进入计时状态；当开关SW1接低电平时，这时可以分别通过开关SW3、SW4、SW5接高电平来控制秒、分、时电路的校准以及闹钟。例如，SW4接高电平，且SW6接上面的开关则实现分钟的校准功能；若SW6接下边的开关则实现闹钟的设置。另外，在开关上连接SR锁存器是用于消除电路的抖动。图32、计时电路，包括秒计数器、分计数器、和时计数器本版块主要设计是秒分的60进制数和时的24进制数，分别是采用两片十进制数的74160芯片串接成的，由于74160是十进制芯片，所以个位采用同步置数或异步置零都没问题，60进制的十位采用的是异步置零方式，24进制的十位采用同步预置数方式，电路原理图分别如图4和5

4、图4（60进制计数）图5（24进制计数）3、报时电路报时部分原理是当秒的十位、分的个位和分的十位同时为0时，电路报时10秒。具体做法是在秒的十位、分的个位和分的十位各自接一个四输入的或非门74s260（当为0000时，通过或非门输出高电平），然后三个输出接到一个四输入与门74ls21上，74ls21上的另一个输入接时钟信号，所以74ls21受时钟信号控制，当三个或非门输出高电平到74ls21与门上时，来一个时钟脉冲叫一声，所以报时的信号不是连续的，这可以与接下来的闹钟持续响区分开来。并且，报时只有10秒是因为当秒的十位、分的个位和分的十位同时为0时，秒的个位经过10秒后就有一个进位进到秒的十位

5、，这时秒的十位由0变1，输出不是全0了，或非门74s260输出低电平，所以74ls21上输出低电平，铃声停止叫。电路图如下图6图64、闹钟电路闹钟部分的设计思路是根据计时部分的电路再复制一份，我们知道，日常用来设置闹钟只用到了时和分，秒是不用的，所以先复制分计时和时计时部分，然后用4块四位数值比较器74ls85芯片分别比较分的个位、十位和时的个位、十位中的各个输出。如图7，左右两计时电路是相同的，左边用于计时，右边用于闹钟设置用的。四块数值比较器通过A=B输出接口接到四输入与门上，当四个A=B四个接口都输出高电平时，与门上也输出高电平，驱动喇叭响。工作时，是先设置好需要闹钟的时间的时和分，当实

6、际计时电路的时间达到闹钟设定时间时，喇叭响一分钟，且响声是持续的。响一分钟是因为当达到时间后，分计时器要经过一分钟后才会有进位，进位后计时部分才与闹钟不同。刚刚开始工作时，由于电路是全零状态，所以电路一开始仿真就叫。但这个不影响电路的功能，因为真正电子钟都不是从全零开始工作的。所以一开始工作时都要先设置时间的，设置完就不会出现那种情况了。具体电路图如图7:：图75、显示电路计时器的输出通过显示译码器74ls47连接数码管显示，采用书本说的74ls49发现不行，计时器的四个输出分别对应接到74ls47的A、B、C、D输入上，74ls47的3、4、5脚接高电平，七个输出接到数码显示器上具体连接电路

7、如下图8图8三仿真调试过程中的结果、对出现的问题的解决仿真存在问题1、如下图9，计时电路秒到五十九时，分已经进位一了1了，明显不合理。并且电路还存在另外一个问题，就是可能进位时脉冲和时钟脉冲CLK存在迟延，可能进位脉冲来时，时钟脉冲处于低电平。2、如下图9，按道理左边的调节电路只要按一下开关就有一个高电平，通过与门电路和或门电路后就可以产生一个CLK，但没反应，还是不能校准。3、刚刚开始计时时，秒的个位由0变1变得很快。4、做报时电路时喇叭不响。图9针对问题1：我修改了原来60进制的置数方式同步置数改为异步置零后再次仿真就可以了，原来用同步置数时，当到59时，进位输出端已经是高电平了，所以在5

8、9时，分计时器就已经有进位脉冲了，而用异步置零就不会了，在59时还要等下一个脉冲来才开始进位，刚刚好解决这个问题。对于存在另外一个问题，在向老师请教后，我把输出进位脉冲接到与门上，而使能端直接接上高电平，具体电路如图10。针对问题2：我也向老师请教了这个问题，将电路的开关全部改了，如图10图10针对问题3：本来以为加上一个同相缓冲器应该可以的，但还是不可以，想了很久没结局，咨询了老师，说可能是仿真软件的问题，没什么大碍，就没再想办法修改了。针对问题4：刚开始检查了电路连线检查了很久都没发现有什么问题，后来找了一个电压表测了一下喇叭的电压是0.54V，而喇叭本身属性那里的电压是12V，把属性那里

9、的电压改成0.5V再继续仿真，就可以了。有时仿真存在的问题并不一定就是连线的问题，还有 其他很多原因的。四本次课程设计的收获体会、存在问题和进一步的改进意见本次课程设计让我收获了很多，最深的体会就是学了一个学期的数电，在课堂上学的东西感觉很多，学完之后就没什么印象，而通过此次的课程设计，使我对很多相关的知识都有了更加深刻的印象，很多东西用过了才会有体会，掌握的知识才能更加的牢固。此外，当遇到了问题，要怎样去解决也能在课程设计中很好的体现出来。比如要了解各个芯片的功能特点，就必须去查找相关的资料。在仿真中遇到问题了，可以通过仿真中出现高低电平来分析，排除其他原因，再分析不出来，也可以向老师或者周

10、围的同学请教，这也是很有必要的。本次课程设计做的电子钟，结果还算满意，因为我的功能较齐全。看看周边同学也有做电子钟的，也跟他们交流过，发现我的功能比他们的多，我的电子钟可以实现计时、校准、报时、闹钟，自己也挺满意的。当然，本次课程设计业存在了或多或少的问题：（1）比如用的芯片太多；（2）由于画的电路的功能有些是后来才想到加上去的，并不是开始就设想好的，所以画出来的总图虽然没大错，但总体不美观，布线不直；（3）用555产生时钟脉冲可能没有晶振电路产生的准确，可以用晶振电路产生时钟脉冲；（4）仿真中用的电阻是102.3K，而实际应用中此类电阻用的较少，一般都是100K的较多。不过还是可以用100K的电阻串上一个滑动变阻器解决的；（5）存在的缺陷还有，在报时的时候，都是统一报10秒的，而不能说多少点就报多少下，如果要这样的话，可能又要用到计时部分了，估计单纯来做不难，但加上以上的功能，整个电路图就更加的复杂了。学习的东西结果就是要用，通过这次课程设计，不但巩固了我的知识，同时也提高了我处理问题的能力。在这里非常感谢欧老师这一年以来对我们的教导，从老师身上学到的不光只是知识，还有做学问严谨的态度，希望下一年的毕业设计能有机会跟老师做，老师虽然严厉，但是一位值得尊重和敬佩的老师。五附录1、原件清单：102.3k电阻2个1k电阻4个4.7uF电容2个0.01uf电容2个十进制