数电-04-45典型的组合逻辑集成电路

1、14.5 常用组合逻辑集成电路常用组合逻辑集成电路编码器编码器 译码器译码器数据选择器数据选择器 数据分配器数据分配器数值比较器数值比较器算术运算电路算术运算电路其它：代码转换器其它：代码转换器 奇偶校验器奇偶校验器常用组合逻辑集成电路包括：常用组合逻辑集成电路包括：*常用组合逻辑集成电路常用组合逻辑集成电路属于中规模集成电路，属于中规模集成电路，其特点为：标准化程度高，通用性强，体积小，其特点为：标准化程度高，通用性强，体积小，功耗低，设计灵活等功耗低，设计灵活等。2编码器编码器 (Encoder)的概念与分类的概念与分类编码：编码：用一个二进制代码表示特定含义的信息称为编码。用一个二进制代

2、码表示特定含义的信息称为编码。如：如：8421BCD码中，用码中，用1000表示数字表示数字8如：如：ASCII码中，用码中，用1000001表示字母表示字母A等等编码器：编码器：具有编码功能的逻辑电路。具有编码功能的逻辑电路。4.5.1 编码器编码器*编码器编码器 的概念的概念:3能将每一个编码输入信号变换为不同的二进制代码能将每一个编码输入信号变换为不同的二进制代码输出。输出。 如如8线线-3线编码器：线编码器：将将8个输入信号分别编成个输入信号分别编成 8个个3位位二进制数码二进制数码输出。输出。如如BCD编码器：编码器：将将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码

3、输出。位码输出。编码器的逻辑功能编码器的逻辑功能：编码器编码器 (Encoder)的概念与分类的概念与分类*4编码器的分类：编码器的分类：普通编码器和优先编码器。普通编码器和优先编码器。普通编码器：普通编码器：任何时候只允许输入一个有效编码信任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。号，否则输出就会发生混乱。优先编码器：优先编码器：允许同时输入允许同时输入两个及两个及两个以上两个以上的有效的有效编码信号。当同时输入几个有效编码信号时，优先编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权编码器能按预先设定的优先级别，只对其中优先权最高的一个

4、进行编码。最高的一个进行编码。编码器编码器 (Encoder)的概念与分类的概念与分类*5二进制编码器的结构框图二进制编码器的结构框图普通二进制编码器普通二进制编码器一、普通编码器一、普通编码器 I0 I1 Yn-1 Y0 Y1 1n2 - -I二进制二进制 编码器编码器 2n个个 输入输入 n位二进位二进制码输出制码输出 *64线线2线编码器：线编码器：用二位二进制码表示四个信息用二位二进制码表示四个信息4个个输入输入2位二位二进制码进制码功能：功能：对应一个输入为对应一个输入为有效电平有效电平，Y0、Y1有一组特定的输有一组特定的输出。出。Y0Y1I0I1I2I3一、普通编码器一、普通编码

5、器*71 1、功能表：、功能表：I I0 0 I I1 1 I I2 2 I I3 3 Y Y1 1 Y Y0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 10 1 0 0 0 10 0 1 0 1 00 0 1 0 1 00 0 0 1 1 10 0 0 1 1 1 注意：注意：此处输入为高电平有效。此处输入为高电平有效。输出为原码（高电平有效）输出为原码（高电平有效） 也可设输入或输出为低电平也可设输入或输出为低电平有效。有效。2、逻辑式：、逻辑式：三级门电路三级门电路:一级反相器一级反相器一级四输入与门一级四输入与门一级二输入或门一级二输入或门3、逻辑图：可用反相器、与

6、门、逻辑图：可用反相器、与门、或门构成。或门构成。P101 图图 4-5-2321032100321032101IIIIIIIIYIIIIIIIIY*84/2线线编编码码器器的的逻逻辑辑图图&11Y0Y111I0I1I2I311逻辑图逻辑图P101图图4-5-2*三级门电路三级门电路:一级反相器一级反相器一级四输入与门一级四输入与门一级二输入或门一级二输入或门9321032100321032101IIIIIIIIYIIIIIIIIY当所有的输入都为当所有的输入都为1时，时，Y1Y0 = ？无法输出有效编码。无法输出有效编码。结论：结论：普通编码器不能同时输入两个及两个以上的有效编普通编

7、码器不能同时输入两个及两个以上的有效编码信号码信号,而且无法区别无输入的情况。而且无法区别无输入的情况。I2 = I3 = 1 , I1= I0= 0时，时，Y1Y0 = ？Y1Y0 = 00Y1Y0 = 00I I0 0 I I1 1 I I2 2 I I3 3 Y Y1 1 Y Y0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 10 1 0 0 0 10 0 1 0 1 00 0 1 0 1 00 0 0 1 1 10 0 0 1 1 1*当所有的输入都为当所有的输入都为0时，时，Y1Y0 = ？ Y1Y0 = 0010二、优先编码器二、优先编码器优先编码器的提出：优先编

8、码器的提出： 实际应用中，经常有两个或更多输入编码信号同时有效。实际应用中，经常有两个或更多输入编码信号同时有效。 识别多个编码请求信号的优先级别，并进行相应编码的逻识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为辑部件称为优先编码器优先编码器。当出现多个输入端同时有输入时怎么办？当出现多个输入端同时有输入时怎么办？*11I0I1I2I3Y1Y0100000X10001XX1010XXX1114/2线线优先优先编码器编码器I0I1I2I3Y1Y0优优先先级级别别高高低低例：例：优先编码器线优先编码器线(42 线优先编码器线优先编码器)123302331IIIIYIIIY高电平高电平

9、有效有效原码输出原码输出注意与普注意与普通编码器通编码器的区别的区别*当所有的输入都为当所有的输入都为0时，时，Y1Y0 = ？ Y1Y0 = 00无法区别无法区别I0输入和无输入的情况。输入和无输入的情况。12三、键控三、键控8421BCD码编码器码编码器1、示意图：、示意图：十个十十个十进制码进制码8421BCD码码（原码）（原码）S0S1S98421BCD码码编码器编码器ABCDGS（工作状态标志）（工作状态标志） 区别区别S0输入和无输入的情况：输入和无输入的情况：当当S0S9中，任意一个有输入时，中，任意一个有输入时，GS=1。低电平低电平有效有效*GS的作用的作用13S0S1S2S

10、3S4S5S6S7S8S9VCC&DCBA 1&GS2、逻辑图：、逻辑图：十个按键十个按键S0S9代代表表09十个十进制十个十进制数码，按下（数码，按下（Si i=0）表示输入对应的十表示输入对应的十进制数进制数i i。GS：工作状态标志：工作状态标志00110100SDCBASDCBAGS*000S都没有按下，（），都没有按下，（），（禁止态），只要有一个按下（工作态）。（禁止态），只要有一个按下（工作态）。14 输 入输 出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 1

11、11111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器输入为低电平有效该编码器输入为低电平有效3. 键盘输入键盘输入8421BCD码编码器码编码器功能表功能表 区别区别S0输入输入和无输入和无输入*15 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5

12、I6 I7 EI Y2 Y1 GND VDD EO GS I3 I2 I1 I0 Y0 示意图示意图引脚图引脚图输入输入使能端使能端工作状工作状态标志态标志输出输出使能端使能端EI=1，工作态；，工作态；EI=0，禁止态，禁止态，GS工作状态标志，表示是工作状态标志，表示是否有编码输入。区别无输入和否有编码输入。区别无输入和输入输入I0为高电平时的输出。为高电平时的输出。（用于功能扩展）（用于功能扩展）只有只有EI=1，I7I0均为均为0（无输入）时，（无输入）时，EO=1。可与同样芯片的可与同样芯片的EI相连，相连，扩展输入端的个数。扩展输入端的个数。高高电电平平有有效效原码原码输出输出四、

13、四、 集成电路编码器集成电路编码器集成集成8/3线优先编码器线优先编码器CD4532高高低低*16 I2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 & 1 GS 1 E1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 1 1 1 1 1 1 1 CD4532电路图电路图EIEOGS输出输出使能端使能端八八个个输输入入端端三三个个输输出出端端工作状工作状态标志态标志输入输入使能端使能端高电平高电平有效有效原码原码输出输出高电平有效高电平有效*17 优先编码器优先编码器

14、CD4532功能表功能表输输 入入输输 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHLGS是工作状态标志位；是工作状态标志位； EO用于功能扩展可与同样芯片用于功能扩展可与同样芯片的的EI相连。相连。为什么要设计为什么要设计GS、EO输出信号？输出信号？*18例例4.5.1 用二片用二片CD4532构成构成1616线线-4-4线优先编码器线优先编码器, ,即利用即利用I/EO

15、I/EO的功能扩展实现。其逻辑图如下图所示，试分析其的功能扩展实现。其逻辑图如下图所示，试分析其工作原理。工作原理。 。 CD4532(1) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(0) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI1 EO1 EI0 EO0 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS1 L2 GS GS0 G3 G2 G1 G0 L3 1 1 000 0 0 0非编码输出非编码输出0低位片低位片

16、高位片高位片总输入总输入使能端使能端00总状态标志总状态标志 0 000000*19。 CD4532(1) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(0) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI1 EO1 EI0 EO0 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS1 L2 GS GS0 G3 G2 G1 G0 L3 1 1 1 1 11 0 0 0 00若若无无有效电平输入有效电平输入 0 1 1 1哪块芯片

17、的优先级高？哪块芯片的优先级高？1若若有有有效电平输入有效电平输入000011优先级别优先级别高高低低000111*20。 CD4532(1) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(0) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI1 EO1 EI0 EO0 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS1 L2 GS GS0 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若若有有有效电平输入

18、有效电平输入 1 1 1 1101000000111*214.5.2 译码器译码器/数据分配器数据分配器译码：译码：将输入的将输入的二进制码二进制码识别出来识别出来,并转换成代表某一特并转换成代表某一特定含义的定含义的信号信号.(即电路的某种状态即电路的某种状态)1. 二进制译码器（全译码器）二进制译码器（全译码器）2. 二二十进制译码器（十进制译码器（BCD码译码器）码译码器）3. 显示译码器（代码转换器）显示译码器（代码转换器）唯一地址唯一地址译码器译码器（与编码的过程相反）（与编码的过程相反）*译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。译码器的分类：

19、译码器的分类： 将一系列代码转换成与之将一系列代码转换成与之一一对应一一对应的有效信号。的有效信号。 唯一地址译码器唯一地址译码器代码变换器代码变换器将一种代码转换成另一种代码。将一种代码转换成另一种代码。 22一、二进制译码器一、二进制译码器示意图示意图n n位位二进二进制码制码x0 xn-1x1对应一组输入对应一组输入代码，只有一代码，只有一个输出为有效个输出为有效电平。电平。原码原码输入输入*有有2n个输出个输出Y2n-1Y1Y0低电平低电平有效有效输入使能输入使能设输入端的个数为设输入端的个数为n，输出端的个数为，输出端的个数为2n 。x0 x1xn-1Y0Y1EY2n-1二进制译码器

20、二进制译码器E23 逻辑符号说明逻辑符号说明 逻辑符号框外部的逻辑符号框外部的符号，符号，表示外部输入或输出信号表示外部输入或输出信号名名称，字母上面的称，字母上面的“”号说号说明该输入或输出是低电平有明该输入或输出是低电平有效。效。 符号框内部符号框内部的输入、输的输入、输出变量表示其内部的逻辑出变量表示其内部的逻辑关系。关系。x0 x1Xn-1Y0Y1Ex0 xn-1x1Y2n-1Y1Y0Y2n-1二进制译码器二进制译码器E 当输入或输出为低电平有效时，符号框外部逻辑当输入或输出为低电平有效时，符号框外部逻辑变量变量 的逻辑状态与符号框内相应的逻辑变量的逻辑状态与符号框内相应的逻辑变量的逻

21、辑状态相反。的逻辑状态相反。30YYE、*241、2/4线译码器线译码器1) 逻辑图逻辑图3) 逻辑式逻辑式若若AB=10m2=1，其余，其余mi=0，此时，此时，2) 功能表功能表mi是是A、B的第的第i个最小项个最小项02Y低电平低电平有效有效（一般形式）（一般形式）输入使能输入使能*AB1&1&E1Y0Y1Y2Y3111101111011110111101X X000001010011Y0Y1Y2Y3E A BBAEYBAEY10ABEYBAEY32iimEY 例：当例：当E=0时，时，25(a) 74HC139集成译码器集成译码器 Y0 Y1 Y2 Y3 E A0 A1

22、 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 (1 )二进制译码器二进制译码器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表功能表2 2、集成电路译码器、集成电路译码器*261) 示意图示意图输入为输入为3位位二进制码二进制码八个输出八个输出低电平有效低电平有效74138A0A1E2Y7Y1Y0A2E1E3（b）集成）集成3/8线译码器线译码器 (74HC138)三个使能端三个使能端或选通端或选通端 注意：注意：该产品与该产品与TTL的的74LS138逻辑功能相同，逻辑功能相同，只是电性能参数不同。只是电性能参数不

23、同。*2774HC138(74LS138)集成译码器集成译码器（集成集成3/8线译码器线译码器 ） A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图引脚图逻辑符号逻辑符号 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 注意逻辑符注意逻辑符号的含义！号的含义！2) 逻辑符号及引脚图逻辑符号及引脚图*28 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & &am

24、p; & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 当当E3=1，E2=E1=0时，时， EI=0译码器工作态译码器工作态EI当当E3=0时，时，当当E1=1时时，当当E2=1时时EI=1译码器禁止态；译码器禁止态；3) 74HC138集成译码器集成译码器逻辑图逻辑图P146图图4.4.9低电平有效低电平有效低电平有效低电平有效10000000001111111111111111*294）74HC138集成译码器功能表集成译码

25、器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A0禁止态禁止态工作态工作态*302E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLL

26、HHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A00121230AAAEEEY0121237AAAEEEY iimEEEY123一般逻辑表达式一般逻辑表达式123EEEEI 总使能总使能即：当即：当0EE1,E123译码器处于工作状态，则有：译码器处于工作状态，则有：5) 逻辑式逻辑式mi是是A2、 A1、 A0的第的第i个最小项个最小项（注意：（注意： A2是高位！）是高位！）简记：简记：当使能有效时，当使能有效时，iimY 例如：例如：当输入使能有效时，若当输入使能有效时，若A2A1A0=1

27、10， m6=1，则有，则有066 mY*31 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 (1)例例4.5.2 已知下图所示电路的输入信号的波形已知下图所示电路的输入信号的波形,试试画出译码器输出的波形。画出译码器输出的波形。 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 000010000100110000001101顺序脉冲顺序脉冲发生器发生器*11000010101001101110高位高位3.3.译码器的应用译码器的应用32（2）译码

28、器的扩展：）译码器的扩展：串行扩展串行扩展:例例4.5.3 用用74138构成构成4-16译码器译码器:4-16译码器有译码器有4个输入端（四位二进制码），个输入端（四位二进制码），16个输出端，个输出端，可以使用两个可以使用两个74138构成。构成。D3、 D2、 D1 、 D0 （四位地址码）（四位地址码）0XXX 数字数字0 7 (8个个)1XXX 数字数字8 15 (8个个) 两片两片74138的三个地址输入端并联（低的三个地址输入端并联（低3位地址线），用高位地址线），用高位地址码位地址码D3控制两个控制两个74138的选通端，使两个译码器工作在互的选通端，使两个译码器工作在互补状态

29、。补状态。 则，则， D3 、 D2 、 D1 、 D0 共同构成了共同构成了4位地址线。位地址线。*33当当D3=0时，时，74138（1）选通，）选通， 74138（2）禁止；）禁止；输入输入0000-0111*用用74138构成构成4-16译码器译码器:D2/D1/D0直接连接到两片直接连接到两片74138的的A2/A1/A0，作为低三位地址线，作为低三位地址线输入；输入； D3接接138(1)的的S2,S3和和138(2)的的S1， 138(1)的的S1接接+5V; 138(2)的的S2,S3接地。接地。00 00选通选通禁止禁止禁禁止止11 11选选通通当当D3=1时，时，74138

30、 （1）禁止，）禁止， 74138（2）选通；）选通；输入输入1000-111134 当当D3=0时，时，74138（1）选通，）选通， 74138（2）禁止；输入）禁止；输入0000-0111 当当D3=1时，时，74138 （1）禁止，）禁止， 74138（2）选通；输入）选通；输入1000-1111+5VD3D2D1D0 S1 S2 S3 S1 S2 S3D2/D1/D0直接连接到两片直接连接到两片74138的的A2/A1/A0，作为低三位地址线，作为低三位地址线输入；输入；D3经反相器经反相器控制两片控制两片74138的的 S2, S3；S1接接+5V。*135 74H C138 Y0

31、 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 并行扩展并行扩展

32、例例4.5.4 用用74X139和和74X138构成构成5线线-32线译码器线译码器0001110111000111选通选通*36(3)用译码器实现逻辑函数用译码器实现逻辑函数0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .当当E3 =1 ，E2 = E1 = 0时时 3线线8线译码器线译码器的输出包含输入变量的全部最小项，每个输出的输出包含输入变量的全部最小项，每个输出对应一个最小项对应一个

33、最小项(这里是所有最小项的求反这里是所有最小项的求反) 。而逻辑函数可以。而逻辑函数可以表示为最小项之和的形式，所以只要将二进制译码器的某些输表示为最小项之和的形式，所以只要将二进制译码器的某些输出进行合适的运算就可以得到任意组合的逻辑函数。出进行合适的运算就可以得到任意组合的逻辑函数。此即此即MSI的设计方法的设计方法注意：二进制码的高位、低位！注意：二进制码的高位、低位！*377620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 例例1：用一片用一片74HC138实现函数实现函数首先将函数式变换为

34、最小项之和的形式首先将函数式变换为最小项之和的形式在译码器的输出端加一在译码器的输出端加一个与非门，即可实现给个与非门，即可实现给定的组合逻辑函数定的组合逻辑函数. +5V A B C L & 7620YYYY ABCCABCBACBAL 注意：二进制码的高位、低位！注意：二进制码的高位、低位！令：令：E3=1 E1=E2=0 A、B、C分别从分别从A2 、A1、 A0输入输入思考：用此器件能实现思考：用此器件能实现4变量的函数么？变量的函数么？*38例例2：例例4.5.6 用一片译码器用一片译码器74138和适当的逻辑门实和适当的逻辑门实现组合逻辑函数现组合逻辑函数ACDCABL(A

35、,B,C,D)解：解：ACDCABL(A,B,C,D)ABCDCDBADCABDCABBCD)CDBDCBDCA(B)mmmA(m73547543mmmmA7543YYYYA 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 CBDA&L注意此函数的特殊注意此函数的特殊点：各乘积项含公点：各乘积项含公共因子！共因子！注意：此处的注意：此处的mi是是B、C、D的第的第i个最小项！个最小项！1011110思考思考:可以同时实现多个组可以同时实现多个组合逻辑函数吗合逻辑函数吗?*39例例3：例：例4.5.7 试用一片试用一片74138加适当的

36、逻辑门电路加适当的逻辑门电路产生如下多个输出逻辑函数。产生如下多个输出逻辑函数。BCCBACBALACL2137413741374125757571)()(YYYYmmmmmmmmBCAABCCBACBAAABCCBACBABCCBACBALYYmmmmCBAABCBBACL解：解：1、将逻辑函数化成最小项表达式，并转化、将逻辑函数化成最小项表达式，并转化成满足题目要求的形式；成满足题目要求的形式；*402、画出逻辑示意图。、画出逻辑示意图。CBA+5V37413741257571YYYYmmmmLYYmmL*41数据分配器：相当于多输出的数据分配器：相当于多输出的单刀多掷开关单刀多掷开关，是

37、一种能将数，是一种能将数据分时送到多个不同的通道上去的逻辑电路。据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据分配器示意图 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 （4）用）用74HC138组成数据分配器组成数据分配器数据分配器可用二进制数据分配器可用二进制译码器（全译码器或唯译码器（全译码器或唯一地址译码器）实现。一地址译码器）实现。*42 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V D= E2 E1 Y0 Y0 iimDEEY13当当A2A1A0 = 010 时，时，Y2=D010方法：方法

38、： 使使E3、E1（或（或E2 ）使能有效，使能有效， E2 （或（或E1 ）作为作为 数据输入端，与总线相连；数据输入端，与总线相连； 原三位二进制码输入端作为三位通道选择输入；原三位二进制码输入端作为三位通道选择输入； 原输出端作为八位通道输出端。原输出端作为八位通道输出端。*Y7即：总线上的即：总线上的数据按要求分数据按要求分配到了配到了Y2通道通道输出。输出。43表表4-5-7 74HC138译码器作为数据分配器时的功能表译码器作为数据分配器时的功能表 输输 入入输输 出出E3E E2 2E E1 1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LXLXXXHHHHHHHHHDLLLLD

39、HHHHHHHHDLLLHHDHHHHHHHDLLHLHHDHHHHHHDLLHHHHHDHHHHHDLHLLHHHHDHHHHDLHLHHHHHHDHHHDLHHLHHHHHHDHHDLHHHHHHHHHHD*44二、二二、二 十进制译码器十进制译码器将输入的将输入的BCD码识别出来，并译成相应的控制信号的逻码识别出来，并译成相应的控制信号的逻辑电路。辑电路。1 1、示意图、示意图 输入输入BCD码码十个对应的十个对应的控制信号控制信号 （低电平有效）（低电平有效） *7442A0A1Y9Y1Y0.A2A32、功能表、功能表: 表表4-5-845十进制数BCD输入输 出A3A2A1A0Y0Y

40、1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL集成二集成二十进制译码器十进制译码器7442功能表功能表 对于对于BCD代码以外的伪码（代码以外的伪码（10101111这这6个代码）个代码）Y0 Y9 均为高电平。均为高电平。 (0,1,29)iiYm i3、逻辑式：、逻辑式：mi i是是A3、A2、A1、A0的

41、第的第i个最小项。个最小项。*46)92, 1 ,0(imYiimi i是是A3、A2、A1、A0的第的第i个最小项。个最小项。Y0Y1Y2Y2Y3Y4Y5Y6Y7Y8Y9,9)2 , 1 , 0(imYii4、二十进制译码器逻辑图、二十进制译码器逻辑图*47三、七段显示译码器三、七段显示译码器 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器 显显示示器器 KHz 1.数字显示系统框图数字显示系统框图2. 显示器显示器1) 数码显示方式数码显示方式、字形重叠式、字形重叠式:不同字符的电极重叠放置，显示某个字符，不同字符的电极重叠放置，显示某个字符， 只需使相应电极发亮。只需使相应电

42、极发亮。、点矩阵式（记分牌、广告牌）：由一些按一定规律排列的、点矩阵式（记分牌、广告牌）：由一些按一定规律排列的 发光点阵组成，利用发光点的不同组合显示不同发光点阵组成，利用发光点的不同组合显示不同 的数码。的数码。、分段式、分段式: 数码由分布在同一平面上的若干段发光笔划组数码由分布在同一平面上的若干段发光笔划组成，显示某个字符，只需使相应发光段亮。成，显示某个字符，只需使相应发光段亮。*482) 分类分类(按发光物质按发光物质)、半导体显示器、半导体显示器 (LED)：发光二极管、半导体数码管：发光二极管、半导体数码管、液体、液体(晶晶)显示器显示器(LCD)、气体显示器、气体显示器: 辉

43、光放电管、等离子体显示板等辉光放电管、等离子体显示板等、荧光显示器：荧光数码管、场致发光数字板等、荧光显示器：荧光数码管、场致发光数字板等 说明：说明：各种显示器具有不同的特性（工作电压、驱动电流、各种显示器具有不同的特性（工作电压、驱动电流、发光强度、响应速度等），因而具有不同的用途，应根发光强度、响应速度等），因而具有不同的用途，应根据需要和工作条件来选取，还要配合适当的驱动电路。据需要和工作条件来选取，还要配合适当的驱动电路。*49共阴极共阴极:公共端接公共端接低电平低电平“L”发光段接发光段接高电平高电平“H”共阳极共阳极:公共端接公共端接高电平高电平“H”发光段接发光段接低电平低电平

44、“L”A Ab bc cd de ef fg g分类：分类：h小数点小数点*3) LED数码管数码管50(1) 集成七段译码器集成七段译码器(74LS48)示意图示意图BCD码码输入信号输入信号辅助辅助控制信号控制信号ag：译码输出，：译码输出，高电平有效高电平有效驱动共阴极驱动共阴极数码管数码管试灯信号试灯信号或或灯测试灯测试动态灭动态灭0输入输入熄灭信号熄灭信号或或消隐输入消隐输入动态灭动态灭0输出输出*74LS48A3A2LTYbYaA1BI/RBORBIA0YgA3A2A1A0YbYaYgRBIBI/RBOLT3、常用的集成七段显示译码器、常用的集成七段显示译码器 51、动态灭、动态灭

45、0输出输出RBO ：BI/RBO 作为输出受控于作为输出受控于LT和和RBI当当 LT =“1”, RBI=“0”, 且且DCBA=0000时时 ag全为全为0，无显示。此时，无显示。此时， BI/RBO 作为输出作为输出=“0”；若若LT=“0”或或LT=RBI=“1”，则，则， BI/RBO 作为输出作为输出=“1”。用于显示多位数字时，多个译码器之间的连接用于显示多位数字时，多个译码器之间的连接功功能能分分析析*、灭灯输入、灭灯输入(消隐消隐)BI/RBO= “0” 无论其它输入端为何值无论其它输入端为何值aag g全为全为“L”L”、灯测试：、灯测试：LT=“0”，BI/RBO作为输出

46、端，且作为输出端，且RBO=“1”此时，无论此时，无论其它输入端其它输入端为何值为何值ag全为全为“H”。正常情况（正常情况（LT=RBI=BI/RBO = 1） ：DCBA =0000时，显示时，显示0（Yg=0，其余为，其余为1）DCBA =0101时，显示时，显示5（Yb，Ye=0，其余为，其余为1）DCBA =1001时，显示时，显示9（Ye，Yd=0，其余为，其余为1）、动态灭、动态灭0输入输入RBI (脉冲消隐脉冲消隐) 当当 LT =“1”, RBI=“0”, 且且DCBADCBA=0000时时 ag全为全为0，无显示。，无显示。 （即：不显示，其它数码正常显示）（即：不显示，其

47、它数码正常显示）此时，此时， BI/RBO 作为输出作为输出=“0”52灭零控制端的连接灭零控制端的连接 将有效数字前后的零熄灭的方法将有效数字前后的零熄灭的方法（ LT=1 ）：）： 小数点前最高位小数点前最高位RBIRBI接地，把各高位接地，把各高位RBO与相邻低与相邻低位的位的RBIRBI相连；相连； 小数点后最低位小数点后最低位RBIRBI接地，把各低位接地，把各低位RBO与相邻高与相邻高位的位的RBIRBI相连。相连。*53当数据端输入为当数据端输入为0，即：要显示数字，即：要显示数字“0”的时候，的时候，如果如果RBI=0（有效状态），则输出全部无效（灭零），（有效状态），则输出全

48、部无效（灭零），且且RBO也输出也输出“0”。灭零控制端的连接：灭零控制端的连接：*54驱动共？极驱动共？极数码管数码管(2)CMOS七段显示译码器七段显示译码器74HC4511（补充）（补充） a b c d e f g D0 74HC4511 D3 D2 D1 LT BL LE 灯测试灯测试输入输入8421BCD码输入码输入高电平高电平有效有效七段译码输出七段译码输出高电平高电平有效有效均为低电平有效均为低电平有效（消隐）灭灯（消隐）灭灯输入输入锁存使锁存使能输入能输入高电平高电平有效有效 LE的功能：当的功能：当 时，若时，若LE=0，译码器，译码器输出随输入码的变化而变化；当输出随输入

49、码的变化而变化；当LE由由0跳变为跳变为1时，时，输入码被锁存。输入码被锁存。1LTBL逻辑符号逻辑符号注意与注意与TTL七段译码器七段译码器74LS48的异同。的异同。*55LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形字形输输 出出输输 入入十进十进制数或制数或功能功能D3D2D1D0BLLECMOS七段显示译码器七段

50、显示译码器74HC4511(共阴极共阴极)功能表功能表注意与唯一注意与唯一地址译码器地址译码器的区别的区别功功能能分分析析*56*HHH锁锁 存存熄灭熄灭LLLLLLLHL灭灭 灯灯HHHHHHHL灯灯 测测 试试熄灭熄灭LLLLLLLHHHHHHL15熄灭熄灭LLLLLLLLHHHHHL14熄灭熄灭LLLLLLLHLHHHHL13熄灭熄灭LLLLLLLLLHHHHL12熄灭熄灭LLLLLLLHHLHHHL11熄灭熄灭 LLLLLLLLHLHHHL10LTgfedcba字形字形输输 出出输输 入入十进十进制或功能制或功能BLLED3D2D1D0CMOS七段显示译码器七段显示译码器74HC451

51、1功能表功能表(续续)1、灯测试：、灯测试：LT=“0”，此时，无论此时，无论其它输入端其它输入端为何值为何值ag全为全为“H”，显示字形，显示字形8。功功能能分分析析2、灯灭输入、灯灭输入: BL=0， LT =1,此时，无论其它输入端为何值此时，无论其它输入端为何值ag全为全为0，无显示。该输入端用于将不必要显示的，无显示。该输入端用于将不必要显示的0熄灭。熄灭。3、锁存使能输入、锁存使能输入LE: BL= LT =1,且且LE=0LE=0，锁存器不工作，锁存器不工作，译码器的输出随输入码的变化而变化；译码器的输出随输入码的变化而变化；当当LELE由由0 0变为变为1 1时，输入码被锁存，

52、输出只取决于锁存器的内时，输入码被锁存，输出只取决于锁存器的内容，不再随输入的变化而变化。容，不再随输入的变化而变化。有优先有优先级别级别*57例：例： 由由74HC4511构成构成24小时及分钟的译码电路如图所示，试小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。分析小时高位是否具有零熄灭功能。 H7 H6 H5 H4 0 (0) 45114 显显示示器器4 1 (0) (I) (II) (III) ag ag ag ag LT LE BL (III) D3 D2 D1 D0 LT LE BL (I) LT LE BL (II) LT LE BL 1 1 H3 H2 H1 H

53、0 M7 M6 M5 M4 M3 M2 M1 M0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 显示小时十位的译码电路的显示小时十位的译码电路的BL=H7+H6+H5+H4LT为高电平，为高电平，BL=0时有灭时有灭0功能功能*58P137 4.5.2 4.5.5 4.5.6 4.5.9作业作业3：*594.5.3 数据选择器数据选择器 把多路通道上的数据，有选择地送到数据总线上把多路通道上的数据，有选择地送到数据总线上的逻辑电路。的逻辑电路。受控多路开关受控多路开关（单刀多掷开关）（单刀多掷开关） 其功能与其功能与数据分配器相数据分配器相反。反。选择哪一路信选择哪

54、一路信号由相应的一号由相应的一组控制信号组控制信号（地址码）控（地址码）控制。制。*控制信号（地址码）控制信号（地址码）数据输出端数据输出端A0AnD2n-1D1D0Y数据输入通道数据输入通道示意图：示意图：数据选择器的定义与功能数据选择器的定义与功能 60 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 1、4选选1数据选择器数据选择器2 2位地址码位地址码输入端输入端使能信号输使能信号输入端，低电入端，低电平有效平有效1 1路数据输路数据输出端出端（1 1）逻辑电路）逻辑电路数数据据输输入入端端*61（2 2）工作原理及逻辑功能）工作原理及逻辑功能0 0I

55、I3 30 11 01 1=1=1=0=0 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 301201101001ISSISSISSISSY 33221100mImImImIY 01YS0S1E地址使能输出输 入功能表功能表000I0001I1010I2011I3*622、集成电路数据选择器、集成电路数据选择器*（1）四选一数据选择器）四选一数据选择器 74HC153 、功能框图功能框图（与（与74LS153功能相同）功能相同）两组数据两组数据输入通道输入通道使能输入端使能输入端低电平有效低电平有效通道选择通道选择(两位地址输入两位地址输入)输出输出1D01Y

56、2Y7474HC1531531D11D21D32D02D12D22D32ES1S01E63引脚图引脚图 16 15 14 13 12 11 10 9 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 V VCCCC2E S2E S0 02 2D D3 3 2 2D D2 2 2 2D D1 1 2 2D D0 0 2 2Y Y 1 1D D3 3 1 1D D2 2 1 1D D1 1 1 1D D0 01 1Y GNDY GND7474HCHC1531531 1E SE S1 1 注意：实验中要用！注意：实验中要用！*642、集成电

57、路数据选择器、集成电路数据选择器*（2）八选一数据选择器）八选一数据选择器 74HC151 、功能框图功能框图（与（与74LS151功能相同）功能相同）八个数据八个数据输入通道输入通道使能输入端使能输入端低电平有效低电平有效( (数据源数据源) )通道选择通道选择(三位地址输入三位地址输入)输出输出反相反相输出输出D0YYE7474HC151151D1D2D3D4D5D6D7S2S1S0图图4-5-29（b）65 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 & & & & & & &a

58、mp; & & & 1 1 2 2个互补个互补输出端输出端8 8 路数据路数据输入端输入端1 1个使能个使能输入端输入端3 3 个地址个地址输入端输入端、逻辑图、逻辑图P120 图图4-5-29（a）*66、74HC151的功能表的功能表(P120 表表4-5-11)输输 入入输输 出出E通道选择通道选择YYS2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD70D1D2D3D4D5D6D7D逻逻辑辑式式02101210221032104210521062107210DS S SD S S SDS S S

59、DS S SYEDS S SDS S SDS S SDS S SiiimDEY70其中其中mi为通道选择输入为通道选择输入S2、S1、S0的第的第i个最小项。个最小项。* 例：当例：当E=0， S2S1S0=110时时m6=1，其余，其余mi=0 Y=D6工工作作态态记记住住67例例4.5.8：用用2个八选一数据选个八选一数据选择器构成两位选择输出。择器构成两位选择输出。、位数扩展、位数扩展方法：方法：使能端使能端E、通道选择端、通道选择端S2、S1、S0分别并联。分别并联。在需要选择多位数据时，可由在需要选择多位数据时，可由n个个1位数据选择器并联组成位数据选择器并联组成 则，对应则，对应S

60、2、S1、S0的一组的一组取值，两个数据选择器将分取值，两个数据选择器将分别从两组别从两组8输入信号中，选择输入信号中，选择同一序号的两个信号输出。同一序号的两个信号输出。*示意图示意图 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) 3、集成电路数据选择器的应用、集成电路数据选择器的应用68、字扩展：数据选择器通道数扩展、字扩展：数据选择器通道数扩展例例4.5.10：用用2个八选一数据选个八选一数据选择器构成十六选一数据选择器择器构成十六选一数据选择器方法：方法： 将低三位地址码将低三位地址码C、B、A分分别并联，别并联， 而将高位地址码而将高位地址码D与一个与一个8选选1数据选