第六章时序逻辑电路

1、第六章 时序逻辑电路n时序逻辑电路的分析方法和设计方法n计数器、寄存器等中规模集成电路的逻辑功能和使用方法 学习要点：6.1 概述1、时序逻辑电路的特点：（1）逻辑功能特点：任意时刻的输出不仅取决于该时刻的输入，还取决于电路原来的状态。（2）结构特点： 1）包含存储单元； 2）有从输出到输入的反馈回路。 组合逻辑电路 存储电路 X1 Xi Y1 Yj Q1 Ql Z1 Zk 输入 输出 2、逻辑功能的描述：可用逻辑表达式、状态转换表、状态转换图、卡诺图、逻辑图、时序图、状态机流程图表示。逻辑表达式有：Y = F X , Q Z = G X , Q Qn+1 = H Z , Qn 组合逻辑电路

2、存储电路 X1 Xi Y1 Yj Q1 Ql Z1 Zk 输入 输出 输出方程驱动方程状态方程3、时序逻辑电路的分类：（1）根据触发器的动作特点分： 1）同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 2）异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 （2）根据输出信号的特点分： 1）米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。 2）穆尔型时序电路的输出仅决定于电路的现态，与电路当前的输入无关；

3、或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。穆尔型是米利型的特例。时序电路在工作时是在电路的有限个状态间按一定规律进行转换的，所以又称状态机（SM）或算法状态机（ASM）6.2 时序逻辑电路的分析方法电路图时钟方程驱动方程输出方程状态方程状态图状态表时序图判断电路逻辑功能23时序电路的分析步骤：41注：同步时序逻辑电路的时钟方程可略去不写根据逻辑电路图，写出时钟方程、驱动方程和输出方程根据所选触发器的特性方程，得到电路的状态方程经计算列出状态转换表，画出状态转换图分析电路的逻辑功能，检查是否能够自启动23时序电路的分析步骤：41注：同步时序逻辑电路的时钟方程可略去不写根据逻辑电

4、路图，写出时钟方程、驱动方程和输出方程根据所选触发器的特性方程，得到电路的状态方程经计算列出状态转换表，画出状态转换图分析电路的逻辑功能，检查是否能够自启动CPCPCPCP123nnQQY23nnnnnnnnQKQQJQQKQJKQQJ23213312121321 1 时钟方程：输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：例根据逻辑电路图，写出时钟方程、驱动方程和输出方程12根据所选触发器的特性方程，得到电路的状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnn

5、nQQQQQQKQJQQQQQQQKQJQQQQQKQJQ323213333132312122221212311111132321121123QQQQQQQQQQQ为简化书写，可用Q1，Q2，Q3表示现态。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 00 0 00 0 0000000113经计算列出状态转换表，画出状态转换图233232113231211212311QQYQQQQQQQQQQQQQQQQnnn0000000000000001000131211YQQQnnn000000001100101

6、0100131211YQQQnnn0010010101100101001131211YQQQnnn0101010110101110101131211YQQQnnn0011101000010001010131211YQQQnnn0011101011011010110131211YQQQnnn1110111100110100011131211YQQQnnn1110111110111110111131211YQQQnnn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 00 0 00 0 000000011根据状

7、态转换表画出状态转换图123QQQ / Y输出变量输入变量现态000001010011100101110111/1 /0/0/0/0/0/0/1 4分析电路的逻辑功能，检查是否能够自启动从状态转换图/表可以看出，每经过7个时钟信号电路的状态就循环变化一次，因此电路为一个七进制计数器。输出信号Y可作为进位信号。电路可以自启动。自启动：当电路进入任何无效状态后，都能在时钟信号的作用下，自动返回有效循环中去。方法（1）检查状态转换图 （2）将无效状态代入到状态方程进行计算，若结果为有效状态则能够自启动。时序图：在时钟脉冲作用下，电路状态、输出状态随时间变化的波形图。CPQ0Q1Q2Y Q0 Q0 F

8、F0 FF1 CP Y Q1 Q1 1T C1 1T C1 X “1” 输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写写方方程程式式nnQXQXY111001TQXTnnnnnnnnnQQQTQQQXQTQ0000010111112求状态方程求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：nnQTQ13计算、列状态表计算、列状态表输入现 态次 态输出XnnQQ01 1011nnQQY000011110 00 11 01 10 00 11 01 10 11 01 10 01 10 00 11 011110011nnnnnnQXY

9、QQQQXQ1001011100100000011YQQnn100011100011YQQnn110101010011YQQnn110010110011YQQnn001101001011YQQnn001010101011YQQnn111100011011YQQnn111011111011YQQnn4 00 01 11 10 0/1 1/0 1/1 0/10/1 0/01/1 0/1CPXQ0Q1Y(a) 状态图(b) 时序图电电路路功功能能由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X1时，在时钟脉冲CP的作用下，电路的

10、4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图画状态图时序图时序图在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，

11、串行输入、并行输出，十分灵活，用途也很广。6.3 若干常用的时序逻辑电路6.3.1 寄存器一、一、 基本寄存器基本寄存器1 1、单拍工作方式基本寄存器、单拍工作方式基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CP无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：012310111213DDDDQQQQnnnn2 2、双拍工作方式基本寄存器、双拍工作方式基本寄存器CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2

12、D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD00000123nnnnQQQQ（1）清零。CR=0，异步清零。即有：012310111213DDDDQQQQnnnn（2）送数。CR=1时，CP上升沿送数。即有：（3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。二、二、 移位寄存器移位寄存器1 1、单向移位寄存器、单向移位寄存器Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位时钟脉冲右移输出右移输入Q0 Q1 Q2 Q3并行输出4位右移移位寄存器CPCPCPCPCP3

13、210nnniQDQDQDDD2312010、nnnnnninQQQQQQDQ21311201110、时钟方程：驱动方程：状态方程：Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位时钟脉冲右移输出右移输入Q0 Q1 Q2 Q3输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输入4个 1Q0 Q1 Q2 Q3FF0 FF1 FF2 F

14、F3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3并行输出4位左移移位寄存器CPCPCPCPCP3210innnDDQDQDQD3322110、innnnnnnDQQQQQQ时钟方程：驱动方程：状态方程：Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQ

15、QQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 00 0 0 10 0 1 10 1 1 11 1 1 1连续输入4个 1单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。2 2、双向移位寄存器、双向移位寄存器 D0 D1 D2 D3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q31D C

16、11D C11D C11D C1Q0 Q1 Q2 Q3CPDSL&1&1&1&11DSRMQ0 Q1 Q2 Q3SLnnnnnnnnnSRnMDQMQMQQMQMQQMQMQDMQ21331122011110nnnnnnSRnQQQQQQDQ21311201110SLnnnnnnnDQQQQQQ=0时右移M=1时左移右移输入右移输入左移输入左移输入(a) 引脚排列图 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8VCC Q0 Q1 Q2 Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0

17、DSL 74LS194 Q0 Q1 Q2 Q3(b) 逻辑功能示意图 D0 D1 D2 D3 CR CP DSR3 3、集成、集成双向移双向移位寄存位寄存器器74LS19474LS194CPMMCR 01工作状态0 1 0 0 1 0 1 1 1 0 1 1 1 异步清零保 持右 移左 移并行输入三、三、 寄存器的应用寄存器的应用1 1、环形计数器、环形计数器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即将FFn-1的输出Qn-1接到FF0的输入端D0。根据起始状

18、态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。不能自启动不能自启动FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3& 1111 0000100001001001 1110011100110001001001011011 110001101101排列顺序： nnnnQQQQ3210能自启动的能自启动的4位环形计数器位环形计数器引入反馈逻辑电路引入反馈逻辑电路由由74L

19、S19474LS194构成的能自启动的构成的能自启动的4位环形计数器位环形计数器 启动信号 CR DSR M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3 D0 D1 D2 D3 0 1 1 1 & & 1 1 CP G2 G1 CP Q0 Q1 Q2 Q3 优点：结构简单优点：结构简单缺点：没有充分利缺点：没有充分利用电路的状态。用电路的状态。2n个只用了个只用了n个个2 2、扭环形计数器、扭环形计数器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即将F

20、Fn-1的输出Qn-1接到FF0的输入端D0。0100101011010110 无效循环 10010010010110110000100011001110 有效循环 0001001101111111排列顺序： nnnnQQQQ3210能自启动的能自启动的4位扭环形计数器位扭环形计数器FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3000010001100111011011010010010010010 有效循环 0001001101111111 010110110110(a) 逻辑图(b) 状态图&排

21、列顺序： nnnnQQQQ32102n个个状态状态中有中有2n个个有效有效本节小结：寄存器是用来存放二进制数据或代码的电路，是一种寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。据和代码先寄存起来，以便随时取用。寄存器分为基本寄存器和移位寄存器两大类。基本寄寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以据可以在移位脉

22、冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。串行输出，串行输入、并行输出。寄存器的应用很广，特别是移位寄存器，不仅可将串寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。器等电路。在数字电路中，能够记忆输入脉冲个数的电路称为计数器。用于计数、分频、定时、产生节拍脉冲等计数

23、器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器6.3.2 计数器一、一、 同步计数器同步计数器1 1、二进制同步计数器、二进制同步计数器3位二进制同步加法计数器位二进制同步加法计数器Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&nnnQQQC012输出方程：CPCPCPCP210时钟方程：FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。10

24、0 KJnQKJ011nnQQKJ0122Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&驱动方程 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序： /C nnnQQQ012状态图CPQ0Q1Q2C时序图nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步加法计数器驱动方程输出方程nnnnnnQQQQC01213位二进制同步减法计数器位二进制同步减法计数器输出方程：nnnQQQB012Q0Q0 B1FF0 FF1 FF2CPQ

25、1Q1Q2Q21J C11K 1J C1 1K1J C11K&FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122驱动方程状态图 000001010011/1 /0111110101100 /0 /0 /0 /0 /0 /0排列顺序： /B nnnQQQ012CPQ0Q1Q2B时序图nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步减法计数器驱动方程输出方程nnnnnnQQQQB0121Q0Q0 C/B1FF0

26、 FF1 FF2CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/D3位二进制同步可逆计数器位二进制同步可逆计数器设用U/D表示加减控制信号，且U/D0时作加计数，U/D 1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1输出方程nnnnnnQQQDUQQQDUBC210210/Q0Q0 C/B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1

27、&1&1U/D驱动方程 CC4520 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图 (a) 引脚排列图 16 15 14 13 12 11 10 9 CC4520 1 2 3 4 5 6 7 8 VDD 2RD 2Q3 2Q2 2Q1 2Q0 2S 2CP 1CP 1S 1Q0 1Q1 1Q2 1Q3 1RD VSS S CP RD 双双4位集成二进制同步加法计数器位集成二进制同步加法计数器CC4520RD=1时，异步清零。RD=0、S=1时，在CP脉冲上升沿作用下进行加法计数。RD=0、CP=0时，在S脉冲下降沿作用下进行加法计数。RD=0、S=0或RD=0、CP=1时，计数器状态保持不变

28、。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，

29、CT0，CO/BO1时，RCCP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。单时钟4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO LD 74LS193 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPDCR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减

30、法计数脉冲输入端； D0D3是并行数据输入端；Q0Q3是计数器状态输出端； CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。双时钟选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列顺序： /C nnnnQQQQ01232 2、十进制同步计数器、十进制同步计数器状态图输出方程：时钟方

31、程：nnQQC03CPCPCPCPCP3210C 的卡诺图00011110000000100111001000nnQQ23nnQQ01十进制同步加十进制同步加法计数器法计数器(a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01nnQQ0100011110000001010110010100100110000011010010001000110111nnQQ23次态卡诺图nnnnQQQQ0001011(b) 11nQ的卡诺图00011110000000111011001011nnQQ23nnQQ01nnnnnnQQQQQQ1010311000111

32、10000100101011101001nnQQ23nnQQ01(c) 12nQ的卡诺图nnnnnnnnnnnnnnQQQQQQQQQQQQQQ20120102120121200011110000010100011011000nnQQ23nnQQ01(d) 13nQ的卡诺图nnnnnnnQQQQQQQ30301213状态方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1 CFF0 FF1 FF2 FF3Q1Q1Q0Q01CPQ2Q2 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&电路图比较，得驱动方程：将无效状态10101

33、111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011nnnQKQJQ1十进制同步减法计数器十进制同步减法计数器选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列顺序： /B nnnnQQQQ0123状态图输出方程：时钟方程：nnnnQ

34、QQQB0123CPCPCPCPCP3210B 的卡诺图00011110001000100011001000nnQQ23nnQQ01(a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01nnQQ0100011110001001001101110100000100100011001001101000010101nnQQ23nnnnQQQQ0001011(b) 11nQ的卡诺图00011110000110100011111000nnQQ23nnQQ01nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ1010320101301211nnnnn

35、nnnnnnnnnQQQQQQQQQQQQQQ201203021202312nnnnnnnQQQQQQQ30301213状态方程00011110000010101011011001nnQQ23nnQQ01(c) 12nQ的卡诺图00011110001000100111001000nnQQ23nnQQ01(d) 13nQ的卡诺图次态卡诺图Q0Q0FF0 FF1 FF2 FF3 BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自

36、启动。nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012301203201023100,1电路图nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ303012132012031210102311001011nnnQKQJQ1十进制同步可逆计数器十进制同步可逆计数器集成十进制同步计数器集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此

37、外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，并用U/D作为加减控制信号，即可获得十进制同步可逆计数器。三、三、 任意进制计数器任意进制计数器假定已有的是N进制计数器，需要得到M进制计数器M N：需要用多片N进制计数器组合。1、M N) (MN) 若MN1N2，可采用串行进位方式或并行进位方式将一个

38、N1进制计数器和一个N2进制计数器连接起来。若M为大于N的素数时，必须采用整体置零方式和整体置数方式。1）串行进位方式用低位片的进位输出信号作为高位片的时钟输入信号。2）并行进位方式用低位片的进位输出信号作为高位片的计数控制信号，两片的CP输入端同时接计数输入信号。 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 用两片同步十进制计数器74LS160接成一个百进制计数器。111 CP 计数输入进位输出1）串行进位方式用低位片的进位输出信号作为高位片

39、的时钟输入信号。11 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 11进位输出2）并行进位方式用低位片的进位输出信号作为高位片的计数控制信号，两片的CP输入端同时接计数输入信号。11CP 计数输入 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 11进位输出3）整体置零方式首先将两片N进制计数器连成

40、一个大于M进制的计数器，然后在计数器为M状态时译出异步置零信号RD，将两片N进制计数器同时置零。（两片十进制接成二十九进制）11CP 计数输入&进位输出 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 74LS160 EP ET CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 C LD RD 14）整体置数方式首先将两片N进制计数器连成一个大于M进制的计数器，然后在选定的某一状态下译出异步置零信号LD，将两片N进制计数器同时置入适当的数据，跳过多余的状态。（两片十进制接成二十九进制）1CP 计数输入进位输出11&本节小结：计数器是一种应用

41、十分广泛的时序电路，除计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。缺少的组成部分。计数器计数器可利用触发器和门电路构成。但在实可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用际工作中，主要是利用集成计数器来构成。在用N N进制集成计数器构成进制集成计数器构成M进制计数器时，需要利用进制计数器时，需要利用置零端或

42、置数控制端，让电路跳过某些状态来获置零端或置数控制端，让电路跳过某些状态来获得得M M 进制计数器。进制计数器。设计设计要求要求原始状原始状态图态图最简状最简状态图态图画电画电路图路图检查电检查电路能否路能否自启动自启动1246选触发器，求时选触发器，求时钟、输出、状态、钟、输出、状态、驱动方程驱动方程5状态状态分配分配3化简6.4 时序逻辑电路的设计方法1建立原始状态图建立原始状态图设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。 000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序： /Y nnnQQQ012/1状态化

43、简状态化简2状态分配状态分配3已经最简。已是二进制状态。4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：CPCPCPCP210输出方程：nnQQY21Y的卡诺图00011110000101000nnQQ12nQ0(a) 10nQ的卡诺图00011110011011000nnQQ12nQ0(b) 11nQ的卡诺图00011110001001101nnQQ12nQ0(c) 12nQ的卡诺图00011110000011011nnQQ12nQ0不

44、化简，以便使之与JK触发器的特性方程的形式一致。nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101 nnQQJ120、10K nQJ01、nnQQK021 nnQQJ012、nQK12 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&比较，得驱动方程：电电路路图图5nnnQKQJQ1nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101检查电路能否自启动检查电路能否自启动6

45、000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X 101100111011110输出Y 0000000010001101建立原始状态图建立原始状态图S0S1S2S3设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由状态S2转入

46、状态S3，并输出1；1/1此后若继续输入1，电路仍停留在状态S3，并输出1。1/1电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/0 0/01/0 1/01/01/0 0/0(c) 二进制状态图 10 0/0 1/1 00 01 0/01/0 1/01/01/0 0/0(b) 简化状态图 S2 0/0 1/1 S0 S1原始状态图中，凡是在输入相同输入相同时，输出相同输出相同、要转换到的次态也次态也相同相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。状态化简状态化简2状态分配状态分配

47、31/0 0/0 1/1 0/0 0/0 1/0 1/1(a) 原始状态图 S3 S2 0/0 S0 S1所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=104选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出方程nXQY1状态方程(a) 10nQ的卡诺图X0001111000001100nnQQ01nnnQQXQ0110nnnnXQQXQQ11011(b) 11nQ的卡诺图X0001111000001011nnQQ01Y的卡诺图X0001111000001001nnQQ01nnnnnnnnXQQXQQQQQXQ11011001100nnnQKQJQ1比较，得驱