数字电子钟课程设计论文20

1、数字电子钟课程设计 数字电子技术 课程设计设计题目 数字电子钟设计 学 班 级 姓 名 学 号 2 指导老师 成 绩 2014 年 7 月 2 日目录1 引言. 32 设计任务要求. 33 总体设计方案 33.1 数字钟的设计原理 44 振荡器电路设计 4 4.1 555计时器 5 4.2 1KHZ振荡器.5 5 分频器电路 65.1 异步计数器构成十分频 65.2 用Multisim12软件仿真分频电路 75.3 1HZ频率信号产生电路图.86 计数器. 86.1 用74LS90构成六十进制. 96.2 二十四进制. 106.3 秒分时计数器电路图.117 调试过程中出现的问题及解决方法 1

2、18 心得体会 12 9 参考文献 . 1310附录. 14(一) 整机逻辑电路图 15(二) 部分芯片功能参数表 16数字电子钟设计 1 引言数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。由于数字集成电路技术的发展采用了先进的三石英技术，使数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。数字电子时钟是采用数字电路实现对时、分、秒数字显示的计时装置。数字钟的精度、稳定性远远超过老师机械钟。与机械时钟相比具有更高的准确性和直观性。最后设计数字电子时钟有利于我们理论联系实

3、际，增强我们的综合分析和设计能力。2 设计任务与要求用中小、规模集成电路设计一台能显示时分秒的数字电子钟，基本要求如下:（1）数字钟功能：数字钟的时间为24小时一个周期；数字钟须显示时、分、秒； (2)用muitisim12软件仿真，验证设计方案及可行性。(3)搭建硬件电路，实现数字钟计时系统。3 总体设计方案用9片74LS90、3片74LS00、一片集成电路555计时器实现数字电子钟的设计。首先用2片74LS90实现秒的设计，它为六十进制 , 即显示 0059 秒，它的个位为十进制，十位为六进制。分的设计同秒一样。小时的设计为二十四进制计数器 ,显示为 0023, 个位仍为十进制，但当十进位

4、计到 2,而个位计到4时清零，就为二十四进制了，也同样通过级联实现分向时的进位。同时用3片74LS90构成分频器。3、1 数字钟的设计原理 数字电子钟由振荡器、分频器 计数器、译码显示、校正电路组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累加的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由24进制计数器、译码器、显示器构成，“分”、“秒”显示分别由60进制计数器、译码器、显示器构成。译码显示电路将“时、分、秒”计数器的输出状态经显示译码器译码，通过显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对

5、调整。4 振荡器电路设计 振荡器是数字钟的核心。振荡器的稳度及频率的精确度决定了数字时钟的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如果精度要求不高则也可以采用由逻辑门与R、C组成的时钟振荡器或由集成电路定时器555与R、C组成的多谐振荡器。4、1 555计时器图4.1 555计时器管脚图555的内部结构可等效成23个晶体三极管.17个电阻.两个二极管.组成了比较器.RS触发器.等多组单元电路.特别是由三只精度较高5k电阻构成了一个电阻分压器.为上.下比较器提供基准电压.所以称之为555.图4.1为555引脚图：1为地端 GND 2为触发输入端 3为端

6、输出 4为复位端 5为控制电压 6为门限(阈值)输入 7为放电端 8电源电压Vcc4、2 1KHZ振荡器振荡器由555定时器组成。图42 中是由555 定时器构成的1KHZ的自激振荡器其原理是0.7(2R3+R2+R1)C1=1ms f=1/t=1KHZ 图4-2 输出为1KHZ555振荡器 5 分频器电路分频器的功能主要有两个：一是产生标准脉冲信号；二是提供功能拓展电路所需要的信号。 5、1 异步计数器74LS90构成十分频器 图5-1 74LS90管脚图 图5-2 十进制计数器74LS90内部是有两部分电路组成的。一部分是由时钟CP1与一位触发器Q0组成的二进制计数器，可记一位二进制数；另

7、外一部分是由时钟CP0与三个触发器Q1Q2Q3组成的五进制异步计数器，可记五个数000100。如果把Q0和CPB连接起来,CPB从Q0取信号，外部时钟信号接到CP0上，那么由时钟CP0和Q0、Q1、Q2、Q3组成十进制计数器 ，如图5-2所示。如图5-1所示，R0(1)和R0(2)是异步清零端，两个同时为高电平有效；R9(1)和R9(2)是置九端，两个同时为高电平时，Q3Q2Q1Q0=1001；正常计数时，必须保证R0(1)和R0(2)中至少有一个接低电平，R9(1)和R9(2) 中至少有一个接低电平。74LS90功能如下表所示。R0(1) R0(2) R9(1) R9(2)Q3（D） Q2（

8、C） Q1（B） Q0(A)1 1 0 ×1 1 × 00 0 0 00 0 0 00 × 1 1× 0 1 11 0 0 11 0 0 10 × × 00 × 0 ×× 0 × 0× 0 0 ×计数图5-3 74LS90功能表5、2 用Multisim12软件仿真分频电路图5-4 用74LS90构成的分频器 选中3片中规模集成电路计数器74LS90可以完成上述功能，如图5-4所示，因每片为1/10分频，三片级联则可以将1KHZ的输入信号频率转化为输出为1HZ的输出信号，第一

9、片的QA输出端为500HZ，第一片的QD端输出为100HZ,第二片的QD端输出为10HZ，第三片的QD端输出为1HZ。5、3 1HZ频率信号产生电路图6 计数器计数器是一种累计时钟脉冲数的逻辑部件。计数器不仅用于时钟脉冲计数，还用于定时、分频、产生节拍脉冲以及数字运算等。计数器是应用最广泛的逻辑部件之一。按触发方式，把计数器分成同步计数器和异步计数器两种。对于同步计数器，输入时钟脉冲时触发器的翻转是同时进行的，而异步计数器中的触发器的翻转则不是同时。秒、分、时分别为 60 、 60 和 24进制计数器。秒、分均为六十进制 , 即显示 0059 秒，它们的个位为十进制，十位为六进制。时为二十四进

10、制计数器 ,显示为 0023, 个位仍为十进制，但当十进位计到 2,而个位计到4时清零，就为二十四进制了。这种计数器的设计可采用异步反馈置零法， 先按二进制计数级联起来构成计数器，当计数状态达到所需的模值后，经门电路译码、反馈，产生“复位”脉冲将计数器清零，然后重新开始进行下一循环。 6、1 用74LS90构成六十进制计数器（1）个位向十位的进位实现。自动用两片74LS90异步计数器接成一个异步的60进制计数器。所谓异步60进制计数器，即两片74LS90的时钟不一致。个位时钟为1HZ的方波，十位计数器的时钟信号需要从个位计数器来提供。1进位信号的要求是在十个个位秒脉冲中只产生一个下降沿，且与第

11、十秒的下降沿对齐。只能从各位计数器的输出端来提供，不可能从其输入端来找。而计数器的输出端只有QA、QB、QC、QD四个信号，要么是其中一个，要么是它们之间的逻辑运算结果。个位与十位之间的进位信号是把个位的QD(11端)连接到十位的INA(14端)上。（2）六十进制“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成，如图6-1所示，采用两片中规模集成电路74LS90串接起来构成“秒”、“分”计数器。图6-1 用74LS90构成六十进制计数器 U1是10进制计数器，QD1作为10进制的进位信号，74LS90计数器是10进制异步计数器，用反馈归零方法实现

12、10进制计数，U2和与非门组成6进制计数器。74LS90是在CP信号的下降沿翻转计数，QB2和QC2相与0110的下降沿，作为“分”（“时”）计数器的输入信号，同时将此信号送入计数器U1和U2的清零端R01、R02，使计数器归零。由此可见，U1、U2和U3A共同实现60进制计数。计分电路和计秒电路是完全一样的，只是周期为1S的时钟信号改成了周期为60S即一分的时钟信号。6、2 二十四进制用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连接成具有十的进位关系，即接成一百进制计数器，然后在记到24时，十位和个位同时清零，记到24时，十位的QB=1，个位的QC

13、=1，应分别把这两个信号通过一个与非门连接到两块74LS90芯片的R0(1)和R0(2)清零端。 计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果，如下图6-2所示。 图6-2 用74LS90构成二十四进制计数器当“时针”个位U2计数输入端INA来到第10个触发信号时，U2计数器复零，进位端QD4向。U5 “时针”十位计数器输出进位信号，当第24个“时针”脉冲到达时，U2计数器的状态为“0100”，U1计数器的状态为“0010”，此时“时针”个位计数器的QC4和“时针”十位计数器的QB5输出为“1”。把它们分别送到U2和U1的清零端R0(1)和R0(2)，通过74LS90

14、内部的R0(1)和R0(2)与非后清零，计数器复零，完成24进制计数。6、3 秒分时计数器电路图7 调试过程中出现的问题以及解决方法（1） 本次试验一开始调试输出1HZ输出信号时，由于仪器的问题使1KHZ的输入信号在经过三级分频器后不但得不到衰减为1HZ的输出信号，反而增大了好几倍，最后在老师和同学们的仪器努力下，最终认为频率测试仪存在误差，大家所连的电路并无错误。（2） 其次就是在计时电路部分，在连接完电路后分到时的电路无法进位，最后通过检查各部分级联是否正确，还有本级线路连接是否正确，检查接线的好坏，最后发现时由于分到时的进位信号接错才导致了时针无法正常显示，然后重新开始测试，发现秒、分、

15、时各级可以正常进位。（3） 在保证了秒、分、时各级正确的进位后，我发现在“时针”显示端无法正常置零，“时”位数字从“4063”，不是设计中要求的“023”，即“时”位电路无法正常置零，在请教了老师后并通过实验发现是由于“时”真的个位输出端QC4和“时针”十位计数器的QB5输出为“1”时还要通过一与门相连后才能连到两块芯片的R01和R02端，否则会由于时延、竞争、冒险等因素造成其无法正常置零。8 心得体会作为我进入大学后的第一次课程设计，这次数字电子时钟的设计不仅让我在课堂上所学的知识得到锻炼，同时也大大提高了我分析问题、解决问题的能力，从各方面让自己的能力得到了充分的锻炼。首先，此次的课程设计

16、总共有三个阶段组成，第一次成功的通过自己对课本的理解学习，将所学的东西转化成实实在在存在的实物，有种前所未有的感动与激动。同时，动手实践的过程也使自己课堂上所学的知识有了更一步的理解，而且更一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在实验中遇到了很多问题，有时看着其他组的进程再看看自己组的进程，心里真的有些焦急。当别人都把信号接出来的时候，自己的灯却保持不闪，心里非常焦急，最后接了四遍终于在检查每一条先的时候发现是其中一条线出现了问题。这也说明任何发明都来不得半点马虎，必须一步一个脚印。同时，同学之间的合作也至关重要，两个人之间配合的默契，电路总是能很快就接好。这不仅仅是一次课程设计，同时也是一次考验。一次对以往所学知识的考验，一次对理论应用于实践的考验，一次同学间互帮互助的考验。9 参考文献：1康华光.电子技术基础.数字部分（第五版） 北京:高等教育出版社，2006.12 谢自美.电子线路设计、实验、测试.华中理工大学出版社,20003 4赵淑范 董鹏中 电子技术实验与课程设计（第二版） 清华大学出版社，2010.25吕思忠 施其云 数字电路实验与课程设计 哈尔滨工业大学出版社 2001.106 7 10 附