哈尔滨工业大学电工学_门电路和组合逻辑电路

1、电电 子子 技技 术术第第2020章章 门电路和组合逻辑电路门电路和组合逻辑电路20.1 20.1 脉冲信号脉冲信号20.20.2 2 基本门电路及其组合基本门电路及其组合20.20.3 TTL3 TTL门电路门电路20.20.4 4 CMOS门电路门电路20.20.5 5 逻辑代数逻辑代数20.20.6 6 组合逻辑电路的分析与综合组合逻辑电路的分析与综合20.20.7 7 加法器加法器20.20.8 8 编码器编码器20.20.9 9 译码器和数字显示译码器和数字显示20.120.10 0 数据分配器及数据选择器数据分配器及数据选择器20.1 20.1 脉冲信号脉冲信号20.1.1 20.

2、1.1 电子电路中的信号电子电路中的信号模拟信号模拟信号数字信号（脉冲信号）数字信号（脉冲信号）时间上连续变化的时间上连续变化的时间和幅度都是跳变的时间和幅度都是跳变的处理此类信号的电路模拟电路模拟电路处理此类信号的电路数字电路数字电路特点：特点：注重电路的输出与输注重电路的输出与输 入的大小、相位关系入的大小、相位关系特点特点：注重电路的输出与输入的逻注重电路的输出与输入的逻辑关系辑关系返回目录返回目录20.1.2 20.1.2 脉冲信号的波形及参数脉冲信号的波形及参数脉冲是一种脉冲是一种跃变跃变信号信号, ,并且并且持续时间短暂持续时间短暂矩形波矩形波尖顶波尖顶波返回目录返回目录实际矩形波

3、的特征实际矩形波的特征A脉冲幅度信号变化的最大值0.9A0.1Atf脉冲上升沿tr0.5Atp脉冲下降沿脉冲宽度返回目录返回目录正脉冲正脉冲负脉冲负脉冲脉冲信号变化后的电平值比脉冲信号变化后的电平值比初始电平值高初始电平值高脉冲信号变化后的电平值比脉冲信号变化后的电平值比初始电平值低初始电平值低V0V0V5V5V0V0V5V5返回目录返回目录20.1.3 20.1.3 脉冲信号的逻辑状态脉冲信号的逻辑状态脉冲信号的状态脉冲信号的状态高电平高电平 用用1 1 表示表示V0V0V5V5V0V0V5V5低电平低电平 用用0 0 表示表示返回目录返回目录20.2 20.2 基本门电路及其组合基本门电路

4、及其组合 UiUoKUccRK开开,1o U输出高电平输出高电平K闭闭,0o U输出低电平输出低电平输入信号控制开关状态可用二极管和三极管代替可用二极管和三极管代替返回目录返回目录20.220.2.1.1 晶体管的开关作用晶体管的开关作用R导通截止S3V0VSRRD3V0V20.2 20.2 基本门电路及其组合基本门电路及其组合20.220.2.1.1 晶体管的开关作用晶体管的开关作用饱和3V0VuO 0uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V例：如图所示电路中，如图所示电路中， V,6ccU ,k3CR ,k10BR 25, IUV,3V,1V1

5、 当输入电压当输入电压分别为分别为和和时，时， 试问晶体管试问晶体管处于何种工作状态？处于何种工作状态？U UI IT TR RB BR RC C+ +U UC CC C返回目录返回目录解：解：2mAA102A103633CCCC(sat)RUIA800.08mAmA252C(sat)BIIB63BBEIBA10230A10107.03IRUUI当当V3IU时，时，晶体管已处于深度饱和状态。晶体管已处于深度饱和状态。晶体管临界饱和时的基极电流晶体管临界饱和时的基极电流B63BBEIBA1030A10107.01IRUUI当当V1IU时，时，晶体管处于放大状态晶体管处于放大状态晶体管可靠截止。晶

6、体管可靠截止。当当V1IU时，时，返回目录返回目录20.20.2 2. .2 2 门电路的基本概念门电路的基本概念不 满 足 条 件 的不 满 足 条 件 的 电信号电信号能够通过能够通过“门门”不能够通过不能够通过“门门”满足条件的电信号就是一种开关用电路做成这种开用电路做成这种开关关称为称为“门电路门电路”结论结论:门电路输入信号与输出信号之间存在一定的逻辑关系门电路输入信号与输出信号之间存在一定的逻辑关系返回目录返回目录门电路门电路的输入和输出信号都是用门电路的输入和输出信号都是用电位电位（或叫（或叫电平电平）高低表示）高低表示负逻辑负逻辑正逻辑正逻辑高电平用高电平用“1”表示表示低电平

7、用低电平用“0”表示表示高电平用高电平用“0”表示表示低电平用低电平用“1”表示表示输入输入信号信号输出输出信号信号返回目录返回目录1.“与与”门（门（ “与与”逻辑）逻辑）A、B、C 都满足一定条件时，事件都满足一定条件时，事件Y 才发生。才发生。EYABCYABC 灯灯Y亮的条件亮的条件：A “与与”B “与与”C 同时接通同时接通A1、B1、C1Y1A、B、C有一个为有一个为0Y0逻辑乘逻辑乘 逻辑与逻辑与返回目录返回目录2.“或或”门（门（ “或或”逻辑）逻辑）A、B、C 只要有一个满足条件时只要有一个满足条件时,事件事件Y 就发生就发生.AEYBC 灯灯Y亮的条件亮的条件：A “或或

8、”B “或或”C只要有一个接通只要有一个接通A1“或或”B1“或或”C1Y1A、B、C 都为都为0Y0Y=A+B+C逻辑加逻辑加 逻辑或逻辑或返回目录返回目录3.“非非”门（门（ “非非”逻辑）逻辑）A 满足条件时，事件满足条件时，事件Y 不发生不发生A 不满足条件时，事件不满足条件时，事件Y 发生发生AEYRAY 灯灯Y亮的条件：亮的条件： A 不接通不接通A0Y1A1Y0 灯灯Y不亮的条件：不亮的条件： A 接通接通逻辑非逻辑非返回目录返回目录输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入A、B、C不全为“1”，输出 Y 为“0”。0V0V0V0V0V3V+U

9、 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V20.20.2 2. .3 3 分立元件基本逻辑门电路分立元件基本逻辑门电路逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入A、B、

10、C有一个为“1”，输出 Y 为“1”。（3） 逻辑关系逻辑关系：逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC+UCC-UBBARKRBRCYT 1 0饱和（3）逻辑表达式：Y=A“0”10“1”“0”“1”AY（2）逻辑符号）逻辑符号1AY基本门电路基本门电路“非”门电路“或”门电路“与”门电路不同组合不同组合组合电路组合电路DY+12V+3VDADBAB+12VDCCRKRBRRC与门与门非门非门与非门与非门返回目录返回目录20.20.2 2. .4 4 基本逻辑门电路的组合基本逻辑

11、门电路的组合有“0”出“1”，全“1”出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y有“1”出“0”，全“0”出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+CY=AB+CDYABCD 1&0001BCYDA00011001010011000001100111010110110110010101101101011100100011010111001111011Y 1&CD&AB入“同”出“0”，入“异”出“1”000

12、ABY011101110Y=AB+AB&BAYY3Y2Y11ABY+=A B入“异”出“0”，入“同”出“1”001ABY010100111ABYBAYY3Y2Y1 1 1 1 1Y=AB+AB=A BABY1&ABY1 1ABY2Y2 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1“1”(3.6V)4.3V钳位2.1V“0”(0.3V)输入全高“1”,输出为低“0”1V T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”输入有低“0”输

13、出为高“1” 流过 E结的电流为正向电流VY 5-0.7-0.7 =3.6V5V00010011101111011001011101011110ABYCY=A B CY&ABC(1)(1) 输出高电平电压输出高电平电压UOH和输出低电平电压和输出低电平电压 UOL123/VOUV/IU1234BDACE输出高电平电压 U UOHOH对应于AB AB 段输出电压输出低电平电压 U UOLOL对应于DE DE 段输出电压 0.4V 2.4VOLOHUU通用通用TTL TTL “与非与非” 门门典型值典型值 0.3VU 3.6VUOLOH 返回目录返回目录ILUNLUOFFUBCAV/IU1

14、23V/OU1234(2)(2)噪声容限电压噪声容限电压 低电平噪声容限电压低电平噪声容限电压 UNL在保证输出的高电平电压不低于额定值在保证输出的高电平电压不低于额定值9090的条件下所容许叠加在输入低的条件下所容许叠加在输入低电平上的最大噪声（或干扰）电压。电平上的最大噪声（或干扰）电压。ILOFFNLUUU是在保证条件下所容许的最大输入低电平电压返回目录返回目录NHUONUIHUBCA(2)(2)噪声容限电压噪声容限电压 高电平噪声容限电压高电平噪声容限电压 UNH在保证输出的低电平电压的条件下所容许叠加在输入高电平（极性和输入在保证输出的低电平电压的条件下所容许叠加在输入高电平（极性和

15、输入信号相反）的最大噪声（干扰）电压信号相反）的最大噪声（干扰）电压ONIHNHUUU123V/OUV/IU1234在上述保证条件下所容的最小输入高电平电压返回目录返回目录例如：例如：设设TTL TTL “与非与非” 门的数据为门的数据为V;6.1 V,9.0 V,4.0 V,7.2ONOFFILIHUUUU则：则： V5.04.09.0NLUV1.16.17.2NHU返回目录返回目录(3)(3)扇出系数扇出系数NO指一个指一个 “与非与非” 门能带同类门的最大数目，表示带负载能力门能带同类门的最大数目，表示带负载能力G G2 2G G3 3G GN NG G1 18ON对对TTL TTL “

16、与非与非”门门ON如何计算如何计算 N NO O返回目录返回目录前后级之间的电流关系前后级之间的电流关系&前级&后级前级输出高电平前级流出电流 IOH（拉电流）输入高电平电流 IiH返回目录前后级之间的电流关系前后级之间的电流关系&前级前级&后级后级前级输出低电平 流入前级电流 IOL（灌电流）灌电流）输入低电平电流 IiL返回目录返回目录名名 称称 及及 符符 号号 含含 义义 输输 入入 低低 电电 平平 电电 流流 IiL 输输 入入 为为 低低 电电 平平 时时 流流 入入 输输入入 端端 的的 电电 流流 -1 .4m A 。 输输 入入 高高 电电

17、平平 电电 流流 IiH 输输 入入 为为 高高 电电 平平 时时 流流 入入 输输入入 端端 的的 电电 流流 几几 十十 A 。 IO L及及 其其 极极 限限 IO L（m ax） 当当 IO L IO L (m ax)时时 ，输输 入入不不 再再 是是 低低 电电 平平 。 IO H及及 其其 极极 限限 IO H (m ax) 当当 IO H IO H (m ax)时时 ， 输输 出出不不 再再 是是 高高 电电 平平 。 关于电流的技术参数关于电流的技术参数返回目录返回目录G G2 2G G1 1G G3 3G GN N前级输出为高电平时前级输出为高电平时IOHIiH1IiH3Ii

18、H2IiHN输出高电平时，流出前级的电流输出高电平时，流出前级的电流（拉电流）：（拉电流）：iHOHOHiHNiH2iH1OHIINIIII(max) 前级输出高电平返回目录返回目录G G2 2G G1 1G G3 3G GN N前级输出为低电平时前级输出为低电平时IOLIiL1IiL3IiL2IiLN输出低电平时，流入前级的电输出低电平时，流入前级的电流（灌电流）：流（灌电流）：iLOLOLiLNiL2iL1OLIINIIII(max) 前级输出低电平返回目录返回目录(4) 平均传输延迟时间平均传输延迟时间tuiotuoo50%50%tpd1tpd2平均传输延迟时间平均传输延迟时间)(212

19、pd1pdpdttt注意注意：此值愈小愈好此值愈小愈好上升延迟时间 下降延迟时间返回目录返回目录5.5.两种实际的两种实际的TTLTTL与非门芯片与非门芯片2134567891011121314CT74LS20(4CT74LS20(4输入输入2 2门门) )2134567891011121314CT74LS00(2CT74LS00(2输入输入4 4门门) )返回目录返回目录“1”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V&YEBA逻辑符号逻辑符号 0

20、高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表“1”“0”“0”A1 B1工作原理工作原理A0UDDST2DT1YSD截止截止导通导通输出输出 Y1返回目录返回目录工作原理工作原理A1UDDST2DT1YSD导通导通截止截止输出输出 Y0返回目录返回目录2. 2. CMOS “与非与非” 门电路门电路UDDT3T2AYT1BT4N 沟道增强型管沟道增强型管两管串联两管串联驱动管驱动管P 沟道增强型管沟道增强型管两管并联两管并联负载管负载管返回目录返回目录A1UDDT3T2YT1T4B1导通导通电阻很低电阻很低截止截止电阻很高电阻很高02.

21、2. CMOS “与非与非” 门电路门电路返回目录返回目录A0UDDT3T2YT1T4B1截止截止电阻很高电阻很高导通导通电阻很低电阻很低12. 2. CMOS “与非与非” 门电路门电路返回目录返回目录3. 3. CMOS “或非或非” 门电路门电路UDDT3T2AT1T4BN 沟道增强型管沟道增强型管两管并联两管并联驱动管驱动管P 沟道增强型管沟道增强型管两管串联两管串联负载管负载管返回目录返回目录UDDT3T2T1T4A0B0截止截止导通导通Y13. 3. CMOS “或非或非” 门电路门电路返回目录返回目录UDDT3T2T1T4A0B1截止截止导通导通Y03. 3. CMOS “或非或

22、非” 门电路门电路返回目录返回目录i3VT Viiiiii3VT VTGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”20.20.5 5 逻辑代数逻辑代数20.20.5 5.1 .1 逻辑代数运算法则逻辑代数运算法则 在逻辑代数中，用在逻辑代数中，用 “1 1” 、“0 0” 表示两种对立的逻辑状态。表示两种对立的逻辑状态。普通代数表示普通代数表示数量关系数量关系逻辑代数表示逻辑代数表示逻辑关系逻辑关系逻辑代数中基本运算逻辑代数中基本运算逻辑乘（逻辑乘（“与与”运算）运算） 逻辑加（逻辑加（“或或”运算）运算） 求求 反（反（“非非”运算）运算） 返回目录返回目录0 0=0 1=

23、1 0=01 1=10+0=00+1=1+0=1+1=11001 由三种基本的逻辑运算关系由三种基本的逻辑运算关系得以下运算结论得以下运算结论返回目录返回目录1.基本运算法则基本运算法则1. A 0 =0 A=0 2. A 1=1 A=A0 A 3. A A=A1 A A A 4.0 AAA A 5. A+0=A 0 A 返回目录返回目录1 A 7.7. A+ A = A6. A+1=18.1 AAAA A A AA 9.返回目录返回目录普通代数能否写成这种形式？交换律交换律结合律结合律分配律分配律10. A+B=B+A11. A B=B A13. A+B+C=A+ ( B+C ) =(A+B

24、)+C12. ABC=(AB) C =A (BC) 14. A(B+C)=AB+AC15. A+BC=(A+B)(A+C)2. 运算规律运算规律返回目录返回目录16. A（A+B）=A证明：证明： A（A+B）=AAABAAB A（1B）A吸收律吸收律17.ABBAA )(18.AABA 19.BABAA 证明：证明：20.ABAAB 21.ABABA )(返回目录返回目录BAAABABAABAAAABABAABAA )()()()(吸收律（摩根定律）吸收律（摩根定律）21.ABABA )(BAAB 22.证明：证明：AAABBAABBBAABAABABA )()(23.BABA 返回目录返回

25、目录AB0001101111100100ABBABABABA111111001100000020.20.5 5.2 .2 逻辑函数逻辑函数逻辑函数逻辑函数 Y Y（A A、B B、C C ）A、B、C 是是输入变量输入变量，Y 是是输出变量输出变量。字母上无反号的叫字母上无反号的叫原变量原变量，有反号的叫，有反号的叫反变量反变量。任何一件具体事物的因果关系都可以用一个逻辑函数描述任何一件具体事物的因果关系都可以用一个逻辑函数描述逻辑函数常用逻辑函数常用等方法描述等方法描述逻辑状态表逻辑状态表 逻逻辑式辑式 逻辑图逻辑图 卡诺图卡诺图返回目录返回目录举重裁判电路举重裁判电路BC A Y主裁判控制

26、按主裁判控制按钮钮副裁判控制按副裁判控制按钮钮只有当主裁判按下按钮只有当主裁判按下按钮A ，同时至少有一名副裁判按下按钮同时至少有一名副裁判按下按钮B 或或C 时，指示灯时，指示灯Y 才会亮。才会亮。指示灯指示灯Y 的状态是按钮的状态是按钮A、B、C 状态的函数状态的函数A1、B1、C1 表示三个按钮按下的状态，表示三个按钮按下的状态，A0、B0、C0 表示三个按钮没有按下的状态，表示三个按钮没有按下的状态，Y Y1 1 指示灯亮，指示灯亮，Y Y0 0 表示指示灯不亮。表示指示灯不亮。Y（A、B、C）返回目录返回目录20.20.5 5. .3 3 逻辑函数的表示方法逻辑函数的表示方法1. 1

27、. 逻辑真值表逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系以表格的形式表示输入、输出变量的逻辑状态关系举重裁判电路的逻辑状态表举重裁判电路的逻辑状态表 输入输入 输出输出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 2. 2. 逻辑函数式逻辑函数式 用用 “与与”、 “或或” 、“非非” 等逻辑运算的组合式，表示逻辑函数的等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。输入与输出的关系的逻辑状态关系。BC A Y举重裁判电路的逻辑函数式举重裁判电路的逻辑函数式YA（B

28、 +C）返回目录返回目录3. 3. 逻辑图逻辑图 用用 “与与”、 “或或” 、“非非” 等相应的逻辑符号表示函数关系等相应的逻辑符号表示函数关系YA（B +C）或门，实现或门，实现 Y1 B +C&1ABCYY1与门，实现与门，实现 Y Y1 A返回目录返回目录4. 4. 卡诺图卡诺图在在 n 变量逻辑函数中，若变量逻辑函数中，若m 为包含为包含 n 个因子的乘积个因子的乘积项，而且这项，而且这 n 个变量均以原变量或反变量的形式在个变量均以原变量或反变量的形式在 m 中出现一次，称中出现一次，称 m 为该组变量的最小项。为该组变量的最小项。例如：例如：A、B、C三变量的最小项有三变

29、量的最小项有CBACBACBACBACBACABBCAABC共共8个最小项（个最小项（23个）个）n 个个变量变量共有共有 个最小项个最小项n2最小项最小项返回目录返回目录CBACBACBACBACBACABBCAABC 若两个最小项只有一个变量以原、反区别，若两个最小项只有一个变量以原、反区别，称它们称它们逻辑相邻逻辑相邻。如如CBABCA只有只有C 变量以原、反区别，具有相邻性变量以原、反区别，具有相邻性BA逻辑相邻的项可以逻辑相邻的项可以合并，消去一个因合并，消去一个因子。子。最小项有如下重要性质最小项有如下重要性质 ：1. 在输入变量的任何取值下在输入变量的任何取值下, 必有一个最小项

30、必有一个最小项,而且仅而且仅 有一个有一个最小项的值为最小项的值为12. 任意两个最小项的乘积为任意两个最小项的乘积为03. 全体最小项之和为全体最小项之和为14. 具有相邻性的两个最小项之和可以合并成一项并消去一个因子具有相邻性的两个最小项之和可以合并成一项并消去一个因子返回目录返回目录卡诺图卡诺图卡诺图卡诺图卡诺图的每一个方块（最小项）代表一种输入卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的左组合，并且把对应的输入组合注明在阵列图的左方和上方。方和上方。是与变量的最小项对应的按一定规则排列的方格图，每一个是与变量的最小项对应的按一定规则排列的方格图，每一

31、个小方格填入一个最小项。小方格填入一个最小项。BABAABBA0101BACBACBABCACBACABABCCBACBA0100011110ABC返回目录返回目录单元编号0010填入ABCD0100函数值DCBADCBACDBADCBADBCAABCDBCDADCBADCBADCABDCAB10m1m3m2m6m7m5m4m12m13m15m14m0m8m9m11mDCBADCBACDBADCBADABCABCD0001111000011110四变量卡诺图四变量卡诺图只有只有一项一项不同不同返回目录返回目录 输入输入 输出输出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1

32、1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 010001111011100000ABC举重裁判电路卡诺举重裁判电路卡诺图图)7,6,5(),(ABCCABCBACBAFY返回目录返回目录用卡诺图表示逻辑函数用卡诺图表示逻辑函数逻辑函数逻辑函数最小项之和最小项之和对应位置写对应位置写1其余其余写写0写成写成在卡诺图在卡诺图上上结论：结论：任何一个逻辑函数都等于它的卡诺图任何一个逻辑函数都等于它的卡诺图 中填中填1 1的那些最的那些最小项之和。小项之和。返回目录返回目录例：用卡诺图表示逻辑函数用卡诺图表示逻辑函数BAACDDBADCBAY解：首先把首先把Y化成最

33、小项之和的形式化成最小项之和的形式)()()(CCBACDBBADCCBADCBAY)()( DDCBADDCBACDBAABCDDCBADBCADCBADCBADCBADCBACDBACDBAABCDDCBADBCADCBAmmmmmmm返回目录返回目录 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 00001111000011110CDAB画出四变量的卡诺图，在对应于函数式中各最小画出四变量的卡诺图，在对应于函数式中各最小 的的位置上填入位置上填入1 ，其余位置上填入，其余位置上填入0 ，就得到如下，就得到如下Y 的卡诺图的卡诺图返回目录返回目录例1

34、：化简 20. 20.5 5. .4 4 逻辑函数的化简逻辑函数的化简CABCBACBAABCY)()(BBCABBACCAAC A例2：化简CBCAABY)(AACBCAABCBACACABABCAAB BABAA例3：化简CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY例4：化简（5 5）吸收法）吸收法利用利用AABA可将可将AB项消去。项消去。例例5：ADADADBCBAADABDCBAY)( )(1ABDCDCABABDCABABDCABABY)( )(2返回目录返回目录（6 6）消项法）消项法利用利用CAABBCCAAB将将B

35、C项消去项消去例例6：EBADCBAEDCEBADCBAEDCEBADCBAY )()()( )(返回目录返回目录例7：化简DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB 2. 2. 应用卡诺图化简应用卡诺图化简用卡诺图化简的思想就是利用基本定律用卡诺图化简的思想就是利用基本定律ABAAB把互反的变量消去把互反的变量消去,使两个乘积项合并为一个乘积项。使两个乘积项合并为一个乘积项。利用卡诺图化简的规则：利用卡诺图化简的规则： 将取值为将取值为 “1”的相邻小方格圈成矩形，相邻小方

36、格包括最上的相邻小方格圈成矩形，相邻小方格包括最上 行与最下行及最左行与最下行及最左列与最右列同列或同行两端的两个小方格。列与最右列同列或同行两端的两个小方格。 圈的个数应最少，圈内小方格个数应尽可能多。圈的个数应最少，圈内小方格个数应尽可能多。 所圈取值为所圈取值为 “1”的相邻小方格的个数应为的相邻小方格的个数应为 2n 个个 每圈一个新的圈时，必须包含至少一个从未圈过的最小项。每圈一个新的圈时，必须包含至少一个从未圈过的最小项。 每一个取值为每一个取值为 “1” 的小方格可被圈多次。的小方格可被圈多次。返回目录返回目录00CDAB01101110110100000000000BDDCCB

37、A例1：用卡诺图化简逻辑函数 )15,13,9,7,5,4,1(mY画出四变量的卡诺图画出四变量的卡诺图111 1把函数把函数 所具有的最小项为的填入相应的小方格中所具有的最小项为的填入相应的小方格中1 1111 11 11 1将函数式中没有出现最小项的位置填圈取值为1 1的小方格, ,个数为n n, ,小方格尽可能地多取。消去取值不同的变量将得到的三个最小项相加，得CBADCBDY不能采用的圈小方格的方法：不能采用的圈小方格的方法：ABCD0001111000010000010 0011 10 00100 001110返回目录返回目录例2：化简Y(A,B,C,D)= (0,2,3,5,6,8

38、,9,10,11,12,13,14,15)ABCD0001111000011110DCBDBCBDCAF 1111111 11 11111 11000 0DCBDBCBDCA返回目录返回目录思考题：思考题：试用卡诺图表示式试用卡诺图表示式ABCCBACBACBAF 从图上能否看出这已是最简式？从图上能否看出这已是最简式？返回目录返回目录20.20.6 6.1 .1 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析所要完成的工作是通过分析组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。找出电路的逻辑功能来。分析组合逻辑电路的步骤分析组合逻辑电路的步骤：逻辑图逻辑式运用逻辑代

39、数化简真值表分析功能返回目录返回目录BABAABBABAYYY21ABBBXY2ABAAXY1例1：分析下面的逻辑图&BAYY2Y1XG1G2G3G4ABX 返回目录返回目录 输入输入 输出输出 Y A B 0 0 0 1 1 0 1 1 0 1 1 0 逻辑状态表逻辑状态表逻辑功能逻辑功能：当输入端：当输入端A和和B不是同为不是同为1或或0时，输出为时，输出为1； 否则，输出为否则，输出为0。 BABABAY 1异或门异或门Y&1.BA&C101AA=AC +BCY=AC BC 设：C=1封锁打开选通A信号Y&1.BA&C001设：C=0选通B信号B=

40、AC +BCY=AC BC20.20.6 6.2 .2 组合逻辑电路的综合组合逻辑电路的综合 组合逻辑电路的组合逻辑电路的 综合（或称为设计）的工作综合（或称为设计）的工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。综合组合逻辑电路的步骤：综合组合逻辑电路的步骤：逻辑要求逻辑状态表逻辑式化简或变换逻辑图返回目录返回目录例例1：旅客列车分特快、直快和普快，并依此为优先旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试

41、画出满足上述开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。要求的逻辑电路。 设设A、B、C 分别代表特快、直快、普快分别代表特快、直快、普快 开车信号分别为开车信号分别为YA、 YB 、 YC返回目录返回目录CBAYCBCACBAYBABCCABCBACBAYA解：解：由题中给出的逻辑要求，列逻辑状态表由题中给出的逻辑要求，列逻辑状态表 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 YC 0 0 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 YB YA C B A 返回目录返回目录对已写出

42、的函数式化简对已写出的函数式化简AABBAABCCABCBACBAY ABABCACBAYBCBAYC&ACCYBYAYB返回目录返回目录例例2：有三个输入变量有三个输入变量A、B、C，当输入端有偶数个当输入端有偶数个1时，给出一个指示信号，试用与非门实现。时，给出一个指示信号，试用与非门实现。解：解：根据要求写出逻辑状态表根据要求写出逻辑状态表 AB C Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 0返回目录返回目录规定：输入有偶数个1时，输出用高电平表示CABCBABCAY题中要求用与非门实现题中要

43、求用与非门实现 将上式进行变换成将上式进行变换成与非式与非式根据直值表，可写出如下的函数式根据直值表，可写出如下的函数式CABCBABCACABCBABCACABCBABCAY 返回目录返回目录CABCBABCAY根据上面的逻辑函数式，画出逻辑图。根据上面的逻辑函数式，画出逻辑图。&BY&BCACCBACABA返回目录返回目录2. 应用“与非”门构成“或”门电路1. 应用“与非”门构成“与”门电路AY&B&BAY&由逻辑代数运算法则：ABABY由逻辑代数运算法则：BABABAY&YAYBA&AY 由逻辑代数运算法则：BABABAY 开工为

44、“1”，不开工为“0”； G1和 G2运行为“1”，不运行为“0”。0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2ABCCABCBABCA1 GABCCBACBACBA2 GABC00100111101111ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC0010

45、0111101111ABCA BC&G1G2&20.20.7 7. .1 1 半加器半加器“半加半加” 就是求本位和，不考虑低位进来的进位数。就是求本位和，不考虑低位进来的进位数。 BA 半加和半加和0 001 010 111 10 1进位进位返回目录返回目录20.20.7 7 加法器加法器半加器逻辑状态表半加器逻辑状态表 A B C S 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0逻辑式逻辑式BABABASABABCSCABCO半加器符号半加器符号&1ABSC逻辑图逻辑图返回目录返回目录20.20.7 7. .2 2 全加器全加器 在多位数相加时，两

46、个待加数在多位数相加时，两个待加数 和和 还要还要考虑来自低位的进位数考虑来自低位的进位数 ，由此得出本位和数，由此得出本位和数（全加和数）（全加和数） 和进位数和进位数iAiB1iCiSiC 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 iAiB1iCiCiS全加器逻辑状态表全加器逻辑状态表根据逻辑状态表，写出逻辑函数式根据逻辑状态表，写出逻辑函数式1iii1iii1iii1iiiiCBACBACBACBAS1iiiCBA1iii1iii1iii1iiiiCBACBACBACBA

47、C1ii1iiiiCACBBAAiBiCi-1 1&1Si1Ci1逻辑图逻辑图1)()(iiiiiiiiiiiCBABACBABASiiiiiiiiBACBABAC1)(iiiiiiBABABASiiiiBABAS11iiiCSCSSiiiiBASCC1半加和：半加和：所以：所以：根据逻辑状态表，写出逻辑函数式根据逻辑状态表，写出逻辑函数式返回目录返回目录逻辑符号逻辑符号iAiB1iCiSiCCOCI返回目录返回目录11iiiCSCSSiiiiBASCC11BiAiCi-1Si思考题思考题：试说明试说明2111011111各式的含义各式的含义返回目录返回目录 n 位二进制代码有 2n

48、种组合，可以表示 2n 个信息。编码器编码器（1） 确定二进制代码的位数确定二进制代码的位数因为输入有八个信号，所以输出的是三位二进制代码因为输入有八个信号，所以输出的是三位二进制代码3,82nn（2） 列编码表列编码表 编码表编码表 是把待编码的八个信号和的二进制代码列成的表格是把待编码的八个信号和的二进制代码列成的表格返回目录返回目录三位二进制编码表三位二进制编码表 输入输入 输输 出出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 返回目录返回目录 （3 3）由编码表写出逻

49、辑式由编码表写出逻辑式7654765476542 IIIIIIIIIIIIY7531753175310 IIIIIIIIIIIIY7632763276321 IIIIIIIIIIIIY返回目录返回目录（4 4） 由逻辑式画出逻辑图由逻辑式画出逻辑图11106I7I5I4I3I2I1I2Y1Y0Y6I7I5I4I3I2I1I2Y1Y0Y1111111&返回目录返回目录20.20.8 8.2 .2 二十进制编码器二十进制编码器二十进制编码器是将十进制的十个数码二十进制编码器是将十进制的十个数码 0、1、2、3、4、5、6、7、8、9 编成二进制代码的电路，编成二进制代码的电路， 这种代码又

50、称为这种代码又称为BCD码。码。（1 1）确定二进制代码的位数）确定二进制代码的位数输入有十个数码，输出应是四位二进制代码。输入有十个数码，输出应是四位二进制代码。输入：输入：I0 I9输出：输出：Y4 Y1（2 2）列编码表）列编码表返回目录返回目录输入输入 Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 8421码编码表码编码表返回目录返回目录（3 3） 由编码表写出逻辑式由编码表写出逻辑式989

51、8983IIIIIIY9753197531975310 IIIIIIIIIIIIIIIY765476542 IIIIIIIIY763276321 IIIIIIIIY返回目录返回目录S S0 0S S1 1S S2 2S S3 3S S4 4S S5 5S S6 6S S7 7S S8 8S S9 90I1I2I3I4I5I6I7I8I9I0Y1Y2Y3YV5（4 4） 画逻辑图画逻辑图返回目录返回目录20.20.8 8.3 .3 优先编码器优先编码器 优先编码器是考虑输入信号的优先级别的编码器，常用的优先编优先编码器是考虑输入信号的优先级别的编码器，常用的优先编码器为码器为CT74LS147,

52、其编码表如下其编码表如下: 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 x x x x x x x x 1 0 x x x x x x x 1 1 0 x x x x x x 1 1 1 0 x x x x x 1 1 1 1 0 x x x x 1 1 1 1 1 0 x x x 1 1 1 1 1 1 0 x x 1 1 1 1 1 1 1 0 x 1 1 1 1 1 1 1 1 0 123456 789I I I I I I I I

53、I I I II I I I I I0123YYYY 20.20.9 9 译码器和数字显示译码器和数字显示20.20.9 9.1 .1 二进制译码器二进制译码器译码是将二进制代码按其编码时的愿意译码是将二进制代码按其编码时的愿意 译成对应的信号或十进制数码。译成对应的信号或十进制数码。如：如：三位二进制代码三位二进制代码八个对应信号八个对应信号（1）列出译码器的状态表）列出译码器的状态表输出是一组高、低电平信号。输出是一组高、低电平信号。二进制译码器二进制译码器输入是一组二进制代码，输入是一组二进制代码，返回目录返回目录 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

54、0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 输 出 输入76543210YYYYYYYY 三位二进制译码器的状态表三位二进制译码器的状态表返回目录返回目录（2）由状态表写出逻辑式）由状态表写出逻辑式CBAY 1CBAY 4CBAY 2BCAY 3CBAY 0CBAY 5CABY 6ABCY 7（3）由逻辑式画出逻辑图）由逻辑式画出逻辑图返回目录返回目

55、录1Y0Y2Y3Y4Y5Y6Y7YABC11110111111110三位二进制译码器逻辑图三位二进制译码器逻辑图3 3线线8 8线译码器线译码器返回目录返回目录常用的常用的3 3线线8 8线线译码器是译码器是CT74LS138CT74LS138为扩大使用功能，为扩大使用功能， CT74LS138 除了三个输入端外，除了三个输入端外， 增加了使能端增加了使能端S1 、S2 、S3 。当当 S11 且且S2 S3 0 时译码器进行译码工作，时译码器进行译码工作， 不满足此条件，输出端输出高电平。不满足此条件，输出端输出高电平。返回目录返回目录CT74LS139型译码器(a) 外引线排列图；(b)

56、逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y12Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1 输输 入入 输 出SA0A1Y0110000011001101110 Y1Y2Y3111011101110111CT74LS139型译码器S = 0时译码器工作时译码器工作输出低电平有效输出低电平有效0AS2-42-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE总线总线时时，当当 0 S00总线总线0AS2-4

57、2-4线译码器线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据例2：试用译码器实现逻辑式Y=AB+BC+ACABCCABCBABCAACBCABYCBAY5BCAY3解：由于是三变量函数，故选用74LS138译码器。将逻辑式用最小项表示将输入变量A,B,C分别对应地接到译码器的输入端A2,A1,A0。由74LS138的逻辑式可得出ABCY7CABY676537653YYYYYYYYY因此得出：逻辑图如下：76537653YYYYYYYYYABCY&0Y1Y2Y3Y4Y5Y6Y7Y1A2A1A0S3S2S174LS138数码显示器件（数码管) 二 十进制代码2

58、0.20.9.2 9.2 二十进制显示译码器二十进制显示译码器数码显示器件数码显示器件半导体数码管半导体数码管荧光数码管荧光数码管辉光数码管辉光数码管液晶显示器液晶显示器返回目录返回目录1. 半导体数码管半导体数码管(LED) 数码管数码管)abcdefga bcdegfabdega bde内部是一个内部是一个结结外加电压外加电压返回目录返回目录gfedcba例：共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低电平时发光高电平时发光共阳极接法abcgdefdgfecbagfedcba共阴极接法abcdefg2. 2. 七段显示译码器七段显示译码器功能

59、：功能：把把8421二十进制代码译成对应于数码管的十二十进制代码译成对应于数码管的十个字段信号，驱动数码管，显示出相应的十进制数码个字段信号，驱动数码管，显示出相应的十进制数码常用的器件为常用的器件为CT74LS2471AbcdefgCCU a2ALTBIRBI3A4AGNDCT74LS247返回目录返回目录1AbcdefgCCU a2ALTBIRBI3A4AGNDCT74LS247控制端输入端输出端 试灯输入端1BI0LT0ga灭灯输入端0BI1ga灭0 输入端返回目录返回目录gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0

60、 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9Q3 Q2Q1Q0agfedcb译码器二 十进制代码100101111117个4位1A2ALT0AV5RBIBI3AabcdefgCT74LS247七段译码器和数码管的联接图七段译码器和数码管的联接图返回目录返回目录20.120.10 0 数据分配器和数据选择器数据分配器和数据选择器20.10.1 数据分配器数据分配器功能：功能：将一个输入数据分时分送到多个输出端将一个输入数据