_复位时钟同步和初始化_mpc83xx中文手册

1、第四章 复位、时钟同步和初始化本章介绍复位、 时钟同步和MPC8349E设备的整体初始化， 包括复位配置信号的定义及其选项。此外还介绍配置、控制和状态存放器。注意，本书的每一章都介绍了一个部件额外的具体的初始化 过程。4.1概述复位、时钟同步和控制信号为设备的操作提供很多项选择项。可以在硬复位或上电复位期间配置不 同的模式和特性。 大多数可配置特性由复位配置字装入设备，只有很少一局部信号用作复位序列期 间的复位配置输入。4.2外部信号说明下面几节详细说明复位和时钟信号。4.2.1复位信号表4-1说明了MPC8349E的复位信号。4.4.2节“复位配置字介绍了还作为复位配置信号的信 号。表4-1

2、系统控制信号一一详细信号说明信号I/OI/O说明/PORESETI上电复位。该信号有效时启动上电复位流，初始化设备，配置设 备的各种属性，包括它的时钟模式。状态含义有效一一外部代理触发了一个上电复位序列。 无效一一指示无上电复位。时序关于该佶号的具体时序信息见MPC8349E硬件标准。复位状态始终输入。/HDRESETI/O硬复位。使设备终止所有当前内席B和外部事务，并将大局部存放 器设置为它们的缺省值。/HRESET可以完全与所有其他信号异步 有效。设备不在硬复位状态时，才能检测到外部的硬复位请求。在/HRESET有效期间，/SRESET有效。/HRESET是一个漏极开 路信号。状态含义有效

3、一一外部代理或内部硬件触发了一个硬复位序 歹U。内部硬件一直驱动/HRESET,直到序列完成。 无效一一指示无硬复位。时序有效一一可以随时出现，异步于任何时钟。无效一一必须有效保持至少32个CLKIN PCI主机模式或PCI_CLK PCI代理模式个周期。要求这是一个漏极开路信号，需个外部上拉电阻。复位状态输出，在上电和硬复位流期间驱动低电平。复位流完 成后为高阻。/SRESETI/O软复位。使设备终止所有当前内席B事务，将大局部存放器设置为 它们的缺省值，并让e300c1核进入复位状态。I/O信号的功能和 方向，以及存贮器控制器操作不受/SRESET的影响。/SRESET可以完全与所有其他信

4、号异步有效。设备不在硬复位或软复位状态 时才能检测到外部软复位请求。/SRESET个漏极开路信号。状态含义有效一一外部代理或内部硬件触发了一个软复位序歹U。内部硬件一直驱动/SRESET,直5IJ序列完成。时序有效一一可以随时出现，异步于任何时钟。无效一一必须有效保持至少32个CLKIN PCI主机模式或PCI_CLK PCI代理模式个周期。要求这是一个漏极开路信号，需要外部一个上拉电阻。复位状态输出，在上电和硬复位流期间驱动为低电平。复位流 完成后为高阻。CFG_RESET_SOURCE0:2I复位配置字源选择。这些复位配置输入信号位于这样一些设备引 脚上，当设备未处于复位状态时，这些引脚具

5、有其他功能。在/PORESET有效期间对这些输入信号进行采样，以确定从哪一个 接口装入复位控制字。状态含义详细说明见4.4.1.1节“复位控制字源时序在/PORESET有效期间、 提供的时钟稳定之后/PORESET流对这些输入信号进行米样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。要求在/POREST和/HREEST流期间，所有连接到这些信号的其他信号驱动器必须为高阻状态。关于用于拉高 或拉低复位配置信号的适宜的电阻值见MPC8349E硬件标准。复位状态在上电和硬复位流期间为输入信号，在复位流完成后 为功能信号。CFG_CLKIN_DIVI时钟分配选择。该复位配置输入信号位于这样

6、一个设备引脚上， 当设备未处于复位状态时，该引脚具有其他功能。在/PORESET有效期间对该输入信号进行采样，以确定CLKIN是否为倍频除以2。状态含义见4.4.1.2节“时钟分配时序在/PORESET有效期间、 提供的时钟稳定之后/PORESET流对这些输入信号进行米样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。要求在/POREST和/HRESET流期间，所有连接到这些信号的其他信号驱动器必须为高阻状态。关于用于拉高 或拉低复位配置信号的适宜的电阻值见MPC8349E硬件标准。复位状态在上电和硬复位流期间驱动为输入信号，在复位流完 成后为功能信号。4.2.2时钟信号表4-2说明

7、了MPC8349E的外部时钟信号。 注意，某些信号对设备内的某些部件来说是特定的, 虽然4.5节“时钟同步介绍了它们的某些功能，但分别在各章中对它们进行了详细定义。表4-2时钟信号一一详细信号说明信号I/OI/O说明/CLKINI系统时钟。假设MPC8349E为PCI主机设备，那么CLKIN就是它的 主输入时钟。CLKIN直接馈送给PCI输出时钟分配器，还作为无 时滞外部PCI时钟通路的信号驱动输出。假设MPC8349E为PCI代理设备，那么应将该彳百号连到GND。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件标准。要求在PCI代理模式时应连到低复位状态始终输入。PCI_CLK/

8、PCI_SYNC_INIPCI时钟/PCI同步时钟(PCI_CLK/PCI_SYNC_IN)。当设备处于PCI代理模式时，PCI_CLK就是到该设备的主时钟输入。当设备 处于PCI主机模式时，将PCI_SYNC_IN连接到外部PCI_SYNC_OUT。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件标准。复位状态始终输入。PCI_SYNC_OUTO参考PCI输出同步时钟(PCI_SYNC_OUT)。当MPC8349E为PCI主机设备时，为消除外部PCI时钟通路的时滞，将PCI_SYNC_OUT连接到外部的PCI_SYNC_IN信号。PCI_SYNC_OUT的频率与CLKIN或CLK

9、IN/2相同，它与复位时CFG_CLKIN_DIV的状态有美。更多信息见4.4.1.2节“ CLKIN分 配。当MPC8349E为PCI主机设备时，一不使用该信号。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件标准。复位状态始终输出，在PCI主机模式时触发。PCI_CLK_OUT0:7OPCI输出时钟集。当MPC8349E为PCI主机设备时，它提供八路 独立的时钟输出信号，馈送给PCI代理设备。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件标准。复位状态始终输出。在上电复位期间和之后为高阻。由内存映 射存放器启用。复位状态在上电和硬复位流期间驱动为输入信号，在复位流

10、完 成后为功能信号。4.3功能说明本节介绍复位设备的各种方法、上电复位配置和设备的时钟同步。4.3.1复位操作设备有数个到复位逻辑的输入：上电复位(/PORESET)外部硬复位(/HRESET)外部软复位(/SRESET)软件看门狗复位系统总线监控器复位检查停止(checkstop)复位JTAG复位软件硬复位所有这些复位源都被馈送到复位控制器，并根据复位源的不同采取不同的行动。4.6.1.3节“复位状态存放器RSR中介绍的复位状态存放器指示引起复位的最后的复位源。4.3.1.1复位原因表4-3介绍了复位原因。表4-3复位原因名称说明上电复位/PORESET输入信号。该信号有效时启动上电复位流，

11、它复位所有的设备 并配置设备的各种属性，包括其时钟模式。硬复位/HRESET这是一个双向I/O信号。只有在设备未宣告硬复位但出现该信 号时，设备才能检测到外部/RESET有效。在/HDRESET有效 期间，/SRESET有效。/HDRESET个漏极开路信号。软复位/SRESET双向I/O信号。只有在设备未宣告硬或软复位但出现该信号时， 设备才能检测到外部有效的/SRESET。/SRESET个漏极开 路信号。软件看门狗复位在设备的看门狗计数值到零以后，发出软件看门狗复位。 然后允许的软件看门狗事件产生内部硬复位序列。系统总线监控器复位在设备的CSB总线监控器到达超时状态时，总线复位有效。 然后允

12、许的总线监控器事件产生内部硬复位序列。检查停止复位如果核进入检查停止状态，且允许检查停止复位 RMRCSRE = 1,那么检查停止复位有效。 然后允许的检查停止事件产生内 部硬复位序列。JTAG复位当JTAG逻辑宣告JTAG软复位佶号有效时，产生内部软复位 序列。软件硬复位写入内存映射存放器RCR可以初始化硬复位序列。软件软复位写入内存映射存放器RCR可以初始化软复位序列。4.3.1.2复位操作复位控制逻辑确定复位的原因，必要时对其进行同步，并复位适当的内部硬件。每个复位流对 设备有不同的影响：上电复位的影响最大， 它复位整个设备， 包括时钟逻辑和错误捕获存放器。硬复位复位整个设备，但不包括时

13、钟逻辑和错误捕获存放器。软复位那么初始化内部逻辑，但保持系统的配置。所有复位类型都产生到e300c1核的复位。/PORESET、/HRESET和/SRESET对给定应用的影响 是核将MSRIP的值复位为复位存放器字高端的BMS字段中的值。 参见4.4.2.12节“引导内存空间BMS。存贮器控制器、系统保护逻辑、中断控制器和I/O信号仅在硬复位时初始化。软复位初始化内部逻辑，但保持系统的配置。外部/SRESET有效向核和其余的设备产生硬复位。表4-4标识了每个复位源的复位操作。表4-4复位操作动作复位源上电复位外部硬复位 软件看门狗 总线监控器JTAGJTAG复位外部软复位检查停止 软件硬复位复

14、位：PLL、时钟、RTC单元和错误捕获存放器是否复位：DDR、LBC、I/O复用器、GTM、PIT、GPIO、系统 配置和本地存取窗口是是复位其他内部逻辑一 是是一 是复位装入的配置字是是/HRESET驱动是是/SRESET马区动是是到e300c1核的硬复位是是4.3.2上电复位流/PORESET外部信号有效启动上电复位流。在设备的外部供电稳定之后，应保持/PORESET外 部有效至少32个输入时钟周期。在/PORESET无效之后，设备立即开始配置过程。设备在整个上电 复位过程期间，包括配置期间， 宣告/HRESET和/SRESET有效。 配置时间根据配置源和CLKINPCI主机模式或PCI_

15、CLK PCI代理模式频率的不同而变化。首先对复位配置输入进行采样，确定 配置源和输入时钟的分配模式。然后设备开始装入复位配置字。系统PLL根据复位配置字低端中的 时钟模式值开始锁定。当系统PLL锁时序，时钟单元开始在设备中分配时钟信号。在这个阶段，e300c1核的PLL开始锁定。当它被锁定并完成了复位配置字的装入时，释放/HRESET,在4个时钟之后释 放/SRESET。4.3.2.1详细上电复位流程MPC8349E的详细上电复位POR流程如下：1 .加电，满足MPC8349E硬件标准的要求。2 .系统宣告/PORESET以及可选的/HRESET和/TRST有效，让所有存放器初始化到它们的缺

16、省 状态，让大局部I/O驱动器释放为高阻某些时钟、时钟允许和系统控制信号仍保持有效状O3 .系统施加稳定的CLKINPCI主机模式或PCI_CLKPCI代理模式信号和稳定的复位配置输入信号CFG_RESET_SOURCE和CFG_CLKIN_DIV 。4 .在至少32个稳定的CLKIN PCI主机模式或PCI_CLK PCI代理模式时钟周期之后，系 统将/PORESET置为无效。5 .设备对复位配置输入信号进行采样，确时时钟分配和复位配置源。6 .设备开始装入复位配置字。装入时间与复位配置字源有关。7 .一旦装入了复位配置字低端，系统PLL就开始锁定。当系统PLL锁时序，向e300c1 PLL

17、提供csb_clk。8 . e300c1 PLL开始锁定。9 .设备一直驱动/HRESET有效，直到e300c1 PLL锁定且装入了复位配置字为止。10 .如果前面未将/HRESET置为无效，此时用户可以选择将/HRESET置为无效。注思JTAJTAG G逻辑必须总是能通过设置/TRS/TRST T有效来初始化。 如果未使用JTAJTAG G信号，应将/TRST/TRST与/PORESET/PORESET直接连接。在/PORESET/PORESET无效之后，/TRST/TRST一定不能继续有效。在/HRESET/HRESET有效时，不需要让/SRESET/SRESET有效。11.将到核和其余逻

18、辑的内部复位置为无效。启用I/O驱动器。LBCDLL开始锁定。为响应配置周期，PCI接口可以宣告/DEVSEL有效。12 .设备停止驱动/SRESET, /SRESET变为无效。将到e300核的复位置为无效，并启用核。如果允 许，释放引导定序器，让它从串行ROM装入配置数据，参见17.4.5节“引导定序器模式。13 .在引导定序器完成操作之前，如果需要，可以去除PCI总线功能存放器中的CFG_LOCK位以允许PCI接口接受外部请求。PCI总线功能存放器见表13-41。如果e300核要求继续进行，引 导定序器应去除ACRCOREDIS,允许取引导向量。有关说明见6.2.1节“仲裁器配置存放器AC

19、R。14 .如果允许，PCI接口现在可以接受外部请求。如果允许，核可以取引导向量。现在设备就处于 就绪状态了。图4-1给出了上电复位流的时序图4.3.3硬复位流/HRESET信号由外部通过设置/HRESET有效来启动，或在设备检测到某种情况时由内部产生内部硬复位序列来启动。在上述两种情况中，设备在整个/HRESET状态期间继续宣告/HRESET和/SRESET有效。硬复位序列的时间根据配置源和CLKIN PCI主机模式或PCI_CLK PCI代理模式 频率的不同而变化。 硬复位不对复位配置输入信号CFG_RESET_SOURCE和CFG_CLKIN_DIV 进行采样，所以设备立即开始装入复位配

20、置字，并按4.4.3节“装入复位配置字解释的那样配置设 备。在配置序列完成之后，CLK1N主机模式主机模式或或PCIPCI CLK/PCICLK/PCI SYNCSYNC ININ代理模式代理模式- -PORESET【输【输入】入】HRESET输出SRESET输出输输入入复位配置复位配置输入信号输入信号复位配置复位配置字柒入字柒入i i riri1 3.稔定的时神稔定的时神: :最少最少QLKIN.PCI CLP! !周期周期1PLL锁定锁定/ /无外部无外部 指示指示1/设备就绪设备就绪/ / 一一X_ia a 开始装入豆位开始装入豆位 配置配置字字I1结束装入复位配置字结束装入复位配置字

21、、装入时间与源有关装入时间与源有关图4-1上电复位流设备释放/HRESET和/SRESET信号，并退出/HRESET状态。一个外部上拉电阻应让信号无效。在检测到信号无效之后，需要经过16个周期的时间才能开始测试外部硬/软复位是否存在。注思因为设备在硬复位流期间不对复位配置输入信号CFG_RESET_SOURCECFG_RESET_SOURCE和CFG_CLKIN_DIVCFG_CLKIN_DIV进行采样，所有对那些信号设置新值不是上电复位期间设置的值没有用。图4-2给出了硬复位流的时序图。4.3.4软复位流/SRESET信号可以由外部通过使/SRESET有效来启动， 或在设备检测到某种情况时由

22、内部宣告/SRESET有效来启动。在上述两种情况中，设备宣告/SRESET有效512个PCI_CLK/PCI_SYNC_IN/SYNC_IN个时钟周期， 然后设备释放/SRESET,并退出/SRESET信号。一个外部上拉电阻应让/SRESET无效。在检测到此信号无效之后，需要经过16个周期的时间才能开始测试外部硬瞅复位是否存在。当/SRESET有效时，复位内部硬件，但硬复位配置不会改变。CLKINC主机模式或PC CLKPCI SYNC 忖忖 代代窕模式窕模式PORESET输入PRESET输入输入或输出或输出SRESET输出输出TRST输入输入复位配置复位配置输入信号输入信号装入复位装入复位配

23、置字配置字111稳定的时神稳定的时神1L_111=-1111: :设设备就绪备就绪17G藻人藻人E配置字配置字_ _? ? ：结结束装束装入入 、装、装入入时间时间. .复位配置字复位配置字与源有关与源有关图4-2硬复位流4.4复位配置用两种互补的方法初始化设备：锁存CFG_RESET_SOURCE和装入复位配置字。开始时，在/PORESET置为有效期间对一小局部输入信号进行采样。这些信号确定是否需要复位配置字，以及 从哪个设备源接口装入。根据这些信号的值，设备可以继续装入复位配置字。4.4.1复位配置信号复位配置输入信号位于这样一些设备引脚上，在设备未处于复位状态时，这些引脚具有其他功 能。

24、在/PORESET有效期间，提供的日钟稳定之后/PORESET,对这些输入信号进行采样并放入 存放器，一旦/HRESET有效，这些输入信号就必须立即由外部电阻拉高或拉低。在/PORESET和/HRESET信号期间，连接到这些信号的所有其他信号的驱动器必须处于高阻状态。关于用于拉高或 拉低复位配置信号的适宜的电阻值参考MPC8349E硬件标准。本节介绍由复位配置信号配置的模式。注意，软件通过在4.6.1.3节“复位状态存放器RSR和4.6.2.1节“系统PLL模式存放器SPMR介绍的内存映射存放器可以访问复位配置输入信号 的采样值。注思建议用户实现以下方法中的一种，来控制对这些引脚的复位和非复位

25、功能的选择。电阻。使用上拉或下拉电阻在复位配置输入信号上设置所期望的值。在上电和硬复位序列期间，这些信号是到设备的输入信号。主动驱动设备。使用/HRESET/HRESET控制驱动设备。当/HRESET/HRESET有效时，驱动引脚的复位配置值；当/HRESET/HRESET无效时，停止驱动复位配置输入信号。4.4.1.1复位配置字源复位配置字源选项如表4-5所示，它选择是从本地总线EEPROM、还是从I2C EEPROM I2C # 1装入复位配置字，或者使用硬编码的缺省选项。表4-5复位配置字源CFG_RESET_SOURCE0:2CFG_RESET_SOURCE0:2含义000从本地总线E

26、EPROM装入复位配置字。001从本地总线I2C EEPROM装入复位配置字。PCI_CLK/PCI_SYNC_IN的范围为2544MHz。注意：将来的设计将删除该选项，因此建议客户 使用010选择。010从本地总线I2C EEPROM装入复位配置字。PCI_CLK/PCI_SYNC_IN对高达66.666MHz 25 66.666MHz的所有PCI频率都有效。011硬编码选择#0。不装入复位配置字。100硬编码选择#1。不装入复位配置字。101硬编码选择#2。不装入复位配置字。110硬编码选择#3。不装入复位配置字。111硬编码选择#4。不装入复位配置字。注思这些信号的值还影响上电和硬复位序

27、列的持续时间。无论如何，复位序列不能超过1ms1ms。4.4.1.2CLKIN分配当 把设备配置为PCI主机设备时，CFG_CLKIN_DIV配置输入选择CLKIN和PCI_SYNC_OUT/SYNC_OUT之间的关系，如表4-6所示。当配置为PCI主机设备时，该设备支持 八路PCI_CLK输出信号。每个输出时钟的频率都可以在OCCR存 放器中设定，让它等于CLKIN频率或为CLKIN频率的一半。如果至少有一个频率为CLKIN频率一半的输出PCI时钟，那么应将CFG_CLKIN_DIV复位配置信号拉高，否那么拉低。当把设备配置为PCI代理设备时，如果在上电复位有效期间采样值为“1，那么可以使用

28、CFG_CLKIN_DIV配置输入将内部时钟频率加倍。如果期望不管PCI时钟是按33还是按66MHz运 行，内部频率都固定，那么该特性很有用。PCI标准要求，由M66EN信号提供PCI时钟频率的信息。表4-6 CLKIN分配CFG_CLKIN_DIVCFG_CLKIN_DIV说明0在PCI主机 模式，CLKIN : PCI_SYNC_OUT =1:1,且 所有的PCI_CLK_OUT0:7时钟都被限制为等于CLKIN的频率。1在PCI主机模式，CLKIN : PCI_SYNC_OUT =2: 1,可以在OCCR寄存器中将PCI_CLK_OUT0:7时钟设定为CLKIN/2。在PCI代理模式，内

29、部频率加倍。更多细节参见MPC8349E硬件标准。4.4.1.3选择复位配置输入信号表4-7给出了一个例子，说明用户应如何拉低或拉高复位配置输入信号CFG_RESET_SOURCE和CFG_CLKIN_DIV 。复位序列持续的时间从/PORESET无效时开始到/SRESET无效时结束。表4-7选择复位配置输入信号I I2 2C CEEPROMEEPROM复位配置 字CLKINCLKIN频率主机模式CFG_CLKCFG_CLKIN_DIVIN_DIV(主机模 式)PCI_CLKPCI_CLK频率代理模 式CFG_RESET_CFG_RESET_SOURCE0:2SOURCE0:2按CLKIN/P

30、CI_CLKCLKIN/PCI_CLK周期数的 复位序列持续时间33MHz033MNz000, 011 111(非I2CEEPROM )1538066MHz066MNz000, 011- 111(非I2CEEPROM )1538066MHz133MNz000, 011- 111(非I2CEEPROM )30760/1538033MHz033MNz001 (I2CEEPROM ,低PCI_SYNC_IN/PCI_CLK时钟频 率)2454866MHz066MNz010 (I2C EEPROM ,高PCI_SYNC_IN/PCI_CLK时钟频 率)3790866MHz133MNz001 (I2C

31、EEPROM ,低PCI SYNC IN/P49096/24548CI_CLK时钟频率4.4.2复位配置字复位配置字控制时钟的比率和其他根本设备功能，例如PCI主机或代理模式、引导定位、TSEC模式和字节序模式等。在上电或硬复位期间，从本地总线、或I2C接口、或硬编码值中装入复位配置字。关于复位配置字源的更多信息见4.4.1节“复位配置信号。还要注意，尽管复位配置字是在硬复位流期间装入的，但仅在上电复位期间/PORESET有效时才复位时钟和PLL模式。更多信息见4.4.3.2节“复位操作。通过以下只读内存映射存放器，软件可以访问复位配置设置：复位配置字低端存放器RCWLR复位配置字高端存放器R

32、CWHR复位状态存放器RSR系统PLL模式存放器SPMR这些存放器在4.6节“内存映射/存放器定义中介绍。4.4.2.1复位配置字低端存放器RCWLR Reset Configuration Word LowRegister 复位配置字低端存放器如图4-3所示。0 01 12 23 34 47 7S S9 91515LBIUCMDDRCMSPMFCOREPLLH31一图4-3复位配置字低端存放器RCWLR表4-8定义了复位配置字低端的位字段。表4-8复位配置字低端位设置位名称含义0LBIUCM本地总线存贮器控制器时钟模式4.4.2.3节“本地总线控制器时钟模式1DDRCMDDR SDRAM存贮

33、器控制器时钟模式4.4.2.4节 “DDR SDRAM存贮器控制器时钟模式2-3一保存，应去除。4-7SPMF系统PLL乘法因子4.4.2.4节“系统PLL配置;8一保存，应去除。915COREPLL核PLL配置4.4.2.6节“核PLL配置16- 31一保存，应去除。4.4.2.2复位配置字高端存放器(RCWHR Reset Configuration Word HighRegister )复位配置字高端存放器如图4-4所示。117 1g 1。202726湎3031TSEC1MTSEC1Mmsec2MUEUELALELALELDP图4-4复位配置字高端存放器RCWHR表4-9定义了复位配置字

34、高端的位字段。表4-9复位配置字高端位设置名称含义详细说明PCIHOSTPCI主机模式4.4.2.7节“PCI主机/代理配置PCI6464位PCI总线模式4.4.2.8节 “64位PCI配置PCI1ARBPCI1内部仲裁器模式4.4.2.9节“PCI1仲喇配置PCI2ARBFPCI2内部仲裁器模式4.4.2.10节“PCI2仲蝇配置COREDIS核禁止模式4.4.2.11节“核禁止模式BMS引导内存空间4.4.2.12节“引导内存空间BMSBOOTSEQ引导定序器配置4.4.2.13节“引导定序器配置SWEN软件看门狗允许4.4.2.14节“软件看门狗允许ROMLOC引导ROM接口定位4.4.

35、2.15节“引导ROM定位12- 15一保存，应去除。16- 17TSEC1MTSEC1模式4.4.2.16节 “TSEC1模式18 19TSEC2MTSEC2模式4.4.2.17节“TSEC2模式20- 27一保存，应去除。TLEr真小端格式模式4.4.2.18节“e300c1核真小端格式模式LALE本地总线LALE彳百号时序4.4.2.19节 “LALE配置LDP复位后的LDP/CKSTP弓|脚复用状态4.4.2.20节 “LDP配置一保存，应去除。字段PCIHOSTPCI64PCHARBOOREDISBMSBOOTSEQSWE科ROMLOG114.4.2.3本地总线控制器时钟模式表4-1

36、0列出了选择本地总线控制器时钟比率的复位配置字的字段。 如果该位置位，本地总线控 制器按csb_clk的两倍运行。如果该位去除，本地总线控制器按csb_clk的频率运行。表4-10本地总线控制器时钟模式复位配置字低端存放器RCWLRRCWLR位字段名称值二进制本地总线控制器时钟：csb_clkcsb_clkLBIUCM01: 112: 1注思2:2: 1 1模式在csbcsb clkclk运行在低频时有用。4.4.2.4DDR SDRAM存贮器控制器时钟模式表4-11列出了选择DDR SDRAM存贮器控制器时钟比率的复位配置字的字段。如果该位置位，DDR SDRAM存贮器控制器按csb_clk

37、的两倍运行。如果该位去除，DDR SDRAM存贮器控制器按csb_clk的频率运行。表4-11 DDR SDRAM存贮器控制器时钟模式复位配置字低端存放器RCWLRRCWLR位字段名称值二进制本地总线控制器时钟:csb_clkcsb_clkDDRCM12: 101: 1注思2 2:1 1模式主要在使用3232位数据总线存贮器设备时有用。4.4.2.5系统PLL配置系统PLL比率复位如表4-12所示，它建立CLKINPCI主机模式或PCI_CLKPCI代理模 式输入信号与设备内部的csb_clk之间的时钟比率。csb_clk驱动内部单元，并馈送给e300c1核的PLL。表4-12系统PLL比率复

38、位配置字低端存放器RCWLRRCWLR位字段名称值二进制csb_clkcsb_clk CLKINCLKIN PCIPCI主机模式csb_clkcsb_clk PCI_CLKPCI_CLK x x 1+1+采样的cfg_clkin_divcfg_clkin_divPCIPCI代理模式SPMF000016: 10001保存00102: 100113: 101004: 101015: 101106: 101117: 110008: 110019: 1101010: 1101111: 1110012: 1110113: 1111014: 1111115: 1注思在PCIPCI主机模式中，表4-124-

39、12介绍的SPMFSPMF字段在复位流期间始终选择csb_clkcsb_clk CLKINCLKIN比率,不考虑CFGCFG CLKINCLKIN DIVDIV的复位配置输入。1.1.1.1.1SPMF的最大值SPMF字段的最大允许值与上电复位期间的CFG_CLKIN_DIV采样值和LBIUCM与DDRCM复位配置字字段值有关。表4-13定义了与这些值有关的SPMF的上限。表4-13 SPMF的最大值CFG_CLKIN_DIVCFG_CLKIN_DIVLBIUCMLBIUCMDDRCMDDRCM最大SPMFSPMF值十进制0000010100111001011101114.4.2.6核PLL配置COREPLL设置e300c1核时钟与设备内部的csb_clk之间的时钟比率。MPC8349E硬件标准 给出了COREPLL的编码。4.4.2.7PCI主机/代理配置PCIHOST配置参数如表4-14所示，它将设备配置为按PCI主机设备或PCI代理设备进行操作。在主机模式中，启用PCI1和PCI2这两个接口，并且设备可以立即控制到PCI接口的事务。如果MPC8349E是一个PCI代理设备，那么只启用PCI1接口不能使用PCI2 ,不允许MPC8349E控制PCI事务，除非外部主机允许它这样做。外部主机通过适当地设置MPC8349E接口的控制存放器实现这种控制。关于PCI编程模型的细节参见1