电子时钟数电实验报告

1、课题 数字电子钟的设计与调试 通信与信息工程学院 通信工程1301班 安森昊 设计目标（1）通过设计与实践，制作出具有准确显示小时，分，秒的数字钟。（2）数字中的功能要求：准确计时，以数字形式显示时、分、秒的时间，小时计时要求为“24翻1”，分和秒计时要求为60进制。2、 概括（1）数字钟简介20世纪末，电子技术获得飞快发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化的提升，同时也使现代产品性能进一步的提高，产品的更新换代的节奏也越来越快。数字钟已成为人们日常生活中的必不可少的必需品，广泛应用于个人的家庭以及车站、码头、

2、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐、带来极大的方便。由于数字集成电路技术的发展和才用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。因此在许多电子设备中被广泛使用。（2）设计思路要想构成数字钟，首先应选择一个脉冲源能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计

3、数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 3、 主要实验器材 序号器件器件数1CD45185274LS476374LS002455515数码管66电容27电阻28电路板19电源1 4、 设计框图 五、设计单元电路（1）振荡器 振荡电路是数字中的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及其稳定度。一般来说，振荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由与门电路或555定时器构成的多谐振荡器作为时间标准信号源。 本设计方案采用的是集成电路定时器555与RC

4、组成的多谐振荡器，如图所示： 接通电源后，电容C1被充电，VC1上升，当VC1上升到2/3VCC时，触发器被复位，同时放点BJTT导通，此时Vo为低电平，电容C1通过R和T放点，使VC1下降。当VC1下降到1/3VCC时，触发器又被复位，Vo翻转为高电平，电容C1放点所需时间为：t1=RC1ln2=0.7R1C1 当C1放点结束，T截止，VCC将通过R1，R2向电容C1充电，VCC由1/3VCC上升到2/3VCC所需要的时间为：t2=(R1+R2)C1ln2=0.7(2R1+R2)C1 当VC上升到2/3VCC时，触发器又发生翻转。周而复始，而输出端就得到一个周期的方波，其频率为：F=1/(t

5、1+t2)=1.43/(2R1+R2)C1这里设振荡频率f=1Hz（2）分频器由于振荡器产生的频率很高，要得到秒脉冲，需要分频电路。分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。本实验由集成电路定时器555与RC组成的多谐振荡器，产生2KHz的脉冲信号。故采用2片中规模集成电路计数器CD4518来实现，得到需要的秒脉冲信号。CD4518可以组成二分频电路和十分频电路。用CD4518组成二分频的电路如图1；用CD4518组成十分频的电路如图2。 图1 输入 输出图2 输入 输出 清零表:CD4518的功能表输入输出CKCREN上升沿LH加计数LL上升沿加计数下

6、降沿LX保 持XL上升沿上升沿LLHL下降沿XLX全为L 分频器： （3）计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，进行级联即可实现两个六十进制和一个二十四进制计数器，再辅以一些合适的逻辑门，实现置零和进位。六十进制计数上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这

7、是因为CMOS的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现01100000，即六十进制。上图是分计数显示电路设计图，原理与秒计数显示电路接近，分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路模块，由于设计的过程是分块设计的，因此先将该时钟输入端接地，分十位的原理也是一样的。二十四进

8、制计数上图是时计数显示电路设计图，与分、秒不同的是，这一块是24进制，当时十位为0、1的时候，时个位正常从09显示；当时十位为2时，要求时个位的显示是0、1、2、3，然后就回到0，因此在置零这一部分接法不同于分、秒计数显示电路，考虑到当时计数器为23时必须变为00，即当时十位输出为0010、时个位输出为0100时，分别变为0000、0000，因此可用一个与门实现，按如图的接法，并且注意到时十位和时个位都必须置零。（4）译码器译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和BCD7段译码器。本实验采用

9、74LS47作译码驱动。中规模集成电路74LS47，是一种常用的BCD7段译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示015共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（5）显示器本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS47译码器对应的显示器是共阳极显示器。（6）数字电子钟电路图ABCDEFGCAHABCDEFGCAHABCDEFGCAHABCDEFGCA

10、HABCDEFGCAHABCDEFGCAHU1274LS47NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4GND8VCC16U1374LS47NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4GND8VCC16U1474LS47NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4GND8VCC16U1574LS47NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4GND8VCC16U1674LS

11、47NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4GND8VCC16U1774LS47NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14LT3RBI5BI/RBO4GND8VCC16VCC5V清零秒钟、分钟清零：当计数器计数由1001变为0000时清零，同时向1RST输入高电平,秒（分）个位清零，秒（分）十位开始计数。当秒（分）十位计数为0110时，秒（分）个位和十位同时清零，同时分（时）钟加1。时钟清零：时个位计数为十时自身清零，同时让时十位加一，时钟显示24时，时钟全部清零。 六、总电路图七、设计体会“电子技术课程

12、设计”是电子技术课程的实践教学环节。使我们学习电子技术的综合训练。 我们做的是数字时钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。通过上网查询和查阅相关相关书籍资料，让我们知道了大量关于数字钟设计的知识，同时又重新将从前的只是复习了一遍，做到对各个集成块的引脚功能和工作原理都很清新。从而让我们更深一步掌握了时序逻辑电路功能，学会了做课程设计的一般步骤。首先我们制定出自己的设计方案，其次详细设计每一部分的电路，最后再根据原理方框图连接电路。这不仅培养了我们独立分析和解决实际问题的能力，也培养了我们的团队协作能力，同时也为我们以后的电路设计打好了基础。当然，在整个课程设计中，我们也遇到了许多难题。有时遇到一个错误怎么找也找不到原因的所在，找了老半天，结果是芯片的管脚接错了，有时更是忘了接通电源，还埋头苦找错误。过程是艰辛的，但结果是令人