基于单片机eda技术的波形发生器的设计

1、标签:标题篇一：基于单片机、EDA技术的波形发生器的设计基于单片机、EDA技术的波形发生器的设计发布日期：2006-06-01作者 王宝库 来源:微计算机信息摘 要：本设计是基于单片机和EDA相结合的技术,用于产生各种频率的正弦波、方波和三角波,其幅值05V可调,幅值步进为0.039V,频率步进为1Hz.该波形发生器以单片机MCS8031为中央限制单元,由键盘输入模块、数码管显示模块、D/A波形发生模块、幅值调整模块组成.采用DDFS技术,先将要求的波形数据存储于EEPROM中,这样可以保证掉电以后波形数据不丧失.为了到达所要求的高速度,采用FPGAALTEAR公司的EPF10K10LC84-

2、4,晶振频率可达 40MHz来实现波形的发生,通过DDFS技术直接数字频率合成技术、VHDL语言和单片机汇编语言编程技术的完美结合实现了对正弦波、方波和三角波三种波形的频率、幅值的设置和发生.关键词：单片机技术 EDA技术DDFS技术波形发生FPGAVHDL语言汇编语言随着深亚微米半导体技术的进步,可编程逻辑器件及EDA技术的应用已经相当普及.基于可编程逻辑器件的高频性质和单片机强大的数据处理功能,二者结合的技术也有相当的影响力.本设计中涉及到单片机汇编语言、VHDL语言的运用,充分地利用了二者的优点,制作了一套波形发生系统.1系统设计整体设计由三大模块组成：单片机限制局部、可编程逻辑器件FP

3、GA局部、模拟电路局部.其系统方框原理图如下所示：波形发生采用 DDS技术,可以很方便地产生各种高质量的波形,DDS的根本原理是：先将要产生的波形数据存入波形发生器,然后通过改变参考脉冲的频率,将波形数据传送给 D/A转换器,滤波处理后便可以输出光滑的合成波形.为了提升所产生的波形频率,采用高频率特性的FPGA ALTERA公司的EPF10K10LC84 4,后级电路采用有较高的转换速度 的DAC0832作为D/A 转换.1.1单片机局部在设计中,采用MCS8031为处理器,P2.7作为8279的片选端,P2.6作为FPGA的片选端,P2.5为DAC0832 a的片选端.P0 口作为三者的低

4、8位地址和数据线.单片机限制 DAC0832a,使其输出为05V可变电压,作为 DAC0832 b的参考电压,于是可限制输出波形 的幅值.由于采用 7位数据限制,精度可到达0.039V.1.2 FPGA 模块设计中我使用了 ALTRA公司的MAXPLUS H 10.0系统,采用原理图和 VHDL语言编程相 结合的形式,充分地发挥了FPGA的高速和现场可编程的水平.在FPGA中通过编程片内实现比例乘法器CC14527,在单片机的限制下,FPGA接收单片机传送过来的用户要求的波形数据及其频率数据,并送到比例乘法器以产生所需要的输出频率值.顶层图如下：其中：P20作为FPGA的片选端,低电平有效,高

5、电平时保持现有状态,与单片机的P2.6相连.WR为FPGA的写信号,与单片机的写端口相连.当P20为低电平时,单片机可向FPGA写数据,以到达传送命令以及数据的目的.ALE为输入信号,与单片机的 ALE信号相连,用于FPGA片内锁存地址,配合 WR信号进行单片机与 FPGA的通讯.P0 : 7.0共8条数据 线,为单片机P0 口的接口,用于地址和数据的传送.CLK为FPGA的基准频率16MHz .WR0832用于限制 DAC0832 b,与其 WR端相连,在其下跳沿时 DAC0832 b可以取 到存储器中相应给定地址的数据. CE:用于限制 EEPROM28C64,与其片选端 CE相连.CE1

6、 用于限制 DAC0832 b,与其片选端 CE 相连.ADDRESS : 9.0为 EEPROM28C64 的地址信号,用于取址.EEPROM28C64中存有波形数据,单片机通过限制FPGA使其输出的频率为用户所需频率的128倍,用于限制 EEPROM28C64的输出值的频率,于是DAC0832 b的输出波形频率也相应地改变.在 FPGA内主要完成比例乘法器的功能,用于频率的限制.单片机与FPGA通讯接口原理如下列图所示：其中：SEL信号,用于限制波形的形状,共有三种波形正弦波、方波、三角波°Q03.0Q5 :3.0用于6级级联比例乘法器的置数输入.ST为级联比例乘法器的片选端,低

7、有效.命令字：FFH ST有效,00H ST无效命令字：E0H 显示正弦波,sei为00, E1H 显示方波,sei为01, sei 为 10 oFPGA片内实现存放器,可对单片机传输的数据和命令进行存放,具体如下： 命令存放器入口地址：FFH入口地址：00HE2H 显示三角波,02H , 03H分别存储单片机传送的6位10进制数.这些数据是用户要求数据存放器 入口地址：01H,的频率数通过单片机乘 8处理后传送过来的,为乘法器提供频率数据.FPGA对DAC0832及EEPROM28C64限制接口如下列图所示：WR0832为DAC0832读信号,下跳沿读取数据.CE、CE1分别为DAC0832

8、、EEPROM28C64 片选端.ADDRESS9.0为 EEPROM28C64 地址信号.ADDRESS9.0的高两位为 SEL1.0, 时钟信号CLK上升沿时ADDRESS6.0:自增1 , EEPROM28C64输出相应的波形数据. 同时CLK下降沿时,DAC0832读取波形数据.3模拟局部DAC0832与单片机采用单缓冲方式接口电路,由于DAC0832内部含有锁存器,具有锁存功能,所以不必通过 373锁存.DAC0832的模拟电压输出电路如下：滤波局部采用带通滤波,使低于1HZ的频率信号和高于100KHZ的频率信号被滤掉, 增加波形的平滑度.单片机流程图参考文献1 徐志军等.CPLD/

9、FPGA的开发与应用北京：电子工业出版社,2002.2 侯伯亨等.VHDL硬件描述语言与数字逻辑电路设计成都：电子科技大学出版社,1997.3 李景华等.可编程逻辑器件及 EDA技术.沈阳：东北大学,2000.篇二：采用EDA技术的波形发生器的设计学号：08446308常州大学毕业设计论文2021 届题目采用EDA技术的波形发生器设计学生学院专业班级校内指导教师专业技术职务校外指导老师专业技术职务二O二年六月采用EDA技术的波形发生器设计摘要：本课题设计了一种采用VHDL硬件描述语言描述并用FPGA实现的正弦波发生器.本课题的研究结合了 FPGA限制、LCD字符显示、DAC芯片驱动等相关知识,

10、运用 VHDL语言描述了一个具有幅度可控、频率可调和失真较小的正弦波发生器.设计平台为 Altera公司的Quartus II 8.0软件,采用Altera公司的Cyclone系列FPGA实现.本设计中的 DAC模块采用TLC5620集成芯片来实现,以此来简化设计,并到达本课题的精度要求.本文详细介绍了正弦波发生器的设计过程,包括系统软件方案设计、系统硬件方案设计、 芯片选型、编译仿真平台选择、功能模块划分、时钟分频模块设计、主控模块设计、按键去 抖模块设计、TLC5620驱动模块设计和LCD显示模块等局部的设计与实现,对深入研究EDA 技术和波形发生器具有重大的意义.关键词：EDA ； FP

11、GA ； VHDL ;正弦波发生器Waveform Gen erator Desig n Using EDA Tech no logyAbstract: This paper desig ns a sine wave gen erator using FPGA and VHDL Ian guage. The research of this paper is a comb in ati on of the FPGA con troller, the LCD display, the DAC chip drivers and other related kno wledge. We use th

12、e VHDL Ian guage to describe con trollable amplitude, freque ncy adjustable sine wave gen erator. The desig n platform is Altera Quartus II 8.0 software and Altera 's Cyclone series FPGA chip. In order to simplify the desig n and achieve the accuracy requireme nts of this subject, the desig

13、n of the DAC module uses the TLC5620 chip.This paper describes the desig n process of the sine wave gen erator, i ncludi ng system software desig n, system hardware desig n, chip selectio n, the choice of the compile and simulatio n platform, the clock freque ncy module desig n, the main con trol mo

14、dule desig n, key debo unce module desig n, the TLC5620 drive module desig n and the LCD display module desig n. The desig n and realizati on give me a good cha nee to un dersta nd the EDA tech no logies and waveform gen erator.Key words : EDA; FPGA; VHDL; Sine Wave Generator目录1引言11.1 研究背景11.2 波形发生器

15、的现状11.3 本文结构及内容安排22 EDA开发技术概述32.1 EDA技术的含义32.2 EDA的工程设计流程32.3 QuartusII8.0简介4 3方案设计与比拟53.1系统功台匕冃匕求53.2 系统框图53.3 软件方案分析与比较53.3.1 波形函数方案53.3.2 波形ROM方案63.3.3 方案比较63.4硬件方案设计63.4.1 设 计 平 台 与 仿 真 工 具 选择63.4.2 芯片选择方案7 4 FPGA 的介绍94.1 FPGA的简介94.1.1 背景94.1.2 FPGA与单片机的区别104.1.3 电路设计中FPGA的应用114.1.4 产品设计114.1.5

16、系统级应用11 5系统设计125.1 系统组成及工作原理12 6 FPGA实现与仿真136.1 顶层模块图136.2 模块详细设计136.2.1 主控模块136.2.2 时钟分频模块156.2.3 按键去抖模块16624波形存储模块176.2.5 TLC5620驱动模块186.2.6 LCD显示模块196.3 FPGA的实现功能 197 结论21参考文献22致谢 23附录 24篇三：基于单片机的波形发生器设计时间：?计算机限制技术?课程设计报告学校：安徽建筑大学课题名称：基于单片机的波形发生器学 号：10205900143班 级：10城建电子1班学 生：圣茂芳指导教师：严辉,夏巍,丁刚2021

17、年6月17日至2021年6月30日目录第一章：引言1.1设计目的,任务和要求1.2摘要1.3波形发生器概述1.4总体方案介绍1.4.1整体流程图1.4.2基于proteus电路的整体框图第二章硬件结构2.1AT89C51单片机最小系统2.2 MCS-51单片机的内部结构2.2.1典型的MCS-51单片机由以下几个根本局部组成2.2.2 MCS-51单片机的引脚描述2.3晶振电路2.4 4x4矩阵键盘的设计2.5 显示模块第三章系统软件设计3.1开发软件Keil uVision3简介3.2 各模块程序编写3.2.1键盘矩阵模块3.2.2锯齿波程序编写3.2.3 三角波程序编写3.2.4方波程序编写第四章附件4.1原理图4.2个人总结4.3参考文献第一章：引言1.1设计目的、任务和要求一：设计目的课程设计是一项重要的实践性教育环节,是学生在完本钱专业所有课程学习后必须接受的一项结合本专业方向的、 系统的、综合的工程练习.在指导教师的指导下, 运用工程的方法, 通过一个较复杂的课题的设计练习,可使学生通过综合的系统设计,熟悉设计过程、设计要求、完成的工作内容和具体的设计方法,掌握必须提交的各项工程文件.二：设计任务1. 掌握数/模转换器的限制原理；2. 结合8051设计一个8位的D/A限制系统；3. 设计一 4 X 4键盘,其中0 9号键为数字键,用于 A/D的输出