DSP-2DSP芯片的CPU结构(精)

1、电气鸟信息工程摩旎DSP技水用，C54x碘件结构TMS320C54X芯片是一种特殊结构的微处理器，为 了快速地实现数字信号处理运算，采用了流水线 指令执行结构和相应的并行处理结构，可在一个 周期内对数据进行高速的算术运算和逻辑运算.本讲主要介绍TMS320C54X芯片的硬件结构，重点 介绍CPU结构.DSP技水4SL用C54x碘件结构电抵鸟倍念工权曇Itgsx ftCwMHOevr 2. 1，C54x的林本结构TMS320C54x（简称，C54x）是TI公司为实现低功耗、高速实时信号处理而专门设计的16位 定点数字信号处理器，采用改进的哈佛结构，具 有高度的操作灵活性和运行速度，适应于远程通

2、信等实时嵌入式应用的需要，现已广泛地应用于 无线电通信系统中.C54x碘件结构r 2. 1. 1 C54x的主耍优点1围绕1组程序总线、3组数据总线和4组地址总线而建立的 改进哈佛结构，提高了系统的多功能性和操作的灵活性.2具有高度并行性和专用硬件逻辑的CPU设计，提高了芯片 的性能.3具有完善的寻址方式和高度专业化指令系统，更适应于快 速算法的实现和高级语言编程的优化.4模块化结构设计，使派生器件得到了更快的发展.5采用先进的IC制造工艺，降低了芯片的功耗，提高了芯片 的性能.6采用先进的静态设计技术，进一步降低了功耗，使芯片 具有更强的应用能力.、二 _utKAi imrruixrw oe

3、 EMKXv中央处理器 CPUCPUI/OI/O 功能扩展接口内部总线控制串行口特殊功能寄存器主机通信接口 HPIHPI数据存储器 RAMRAM定时系统程序存储器 ROMROM中断系统TMS320C54X 的组成电民鸟传人工程摩忧C54x碘件结构C54x的内部结构_ 二二_：瓦二二DSP放水用DSP放水用C54x碘件结构TMS320C，C54x的内部结构电氐鸟倍念工程曇ItDSP放术用C54x碘件结构电抵鸟伟念工程曇It、二O VtCMKHOe*2. 2 C54x的内部总线结构 TMS320C54X的结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础.(1)程序总线PB主要用来传送

4、取自程序存储器的指令代码和立即操作 数. PB总线既可以将程序空间的操作数据(如系数表)送至 数据空间的目标地址中，以实现数据移动，也可以将 程序空间的操作数据传送乘法器和加法器中，以便执 行乘法-累加操作. 1组程序总线PB总线结构J3组数据总线CB、DB. EB.4组地址总线PAB. CAB、DAB、BABgSX VtCMHHOODSP放水用电抵鸟倍念工丑曇忆才 C54x碘件结枸内部总线DSP技术及应用，C54xl件结构莎内部总线、(2)数据总线CB . DB和EB3条数据总线分别与不同功能的内部单元相连接。 如：CPU.程序地址产生逻辑PAGEN.数据地址产 生逻辑DAGEN、片内外设和

5、数据存储器等。CB和DB用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。(3)地址总线PAB、CAB、DAB和EAB用来提供执行指令所需的地址.DSP放水用丿C54x厦件结构穴部总线，C54x读/写操作占用总线情况读/写方式PAB地址总线EAB程序总线PBCB数据总线DBEBCABDAB程序读V7程序写VV单数据读77双数据读VVQ32位长数据读(hw)Vtlw)V(hw)Slw)单数据写Qd数据读/数据写VV7V双数据读/系数读P7Vp外设读V外设写7VDSP技水及应用C54x碘件结构电抵鸟倍念工程修枕弋 W丿vwewoxrv oe rcimotxv2. 3 C54x的中央处理

6、務CPUCPU 是 DSP 器件的核心部件，它的性能直接 关系到DSP 器件的性能。 C54x 的 CPU 采用了流水线指令执行结构 和相应的并行结构设计，使其能在一个指 令周期内，高速地完成多项算术运算。J电气鸟倍念工丑曇枕才C54x段件结构f CPUCPU包括下列基本部件：140位算术逻辑运算单元ALU;22个40位的累加器A和B;3支持-16-31位移位范围的桶形移位寄存器;4能完成乘法-加法运算的乘法累加器MAC;516位暂存寄存器T;616位转移寄存器TRN;7比较、选择、存储单元CSSU;8指数译码器；9CPU状态和控制寄存器。DSP放水苏术逻辑运养草元ALUALU的功能框图k M

7、UX符号cnMAC输出DSP技水用 2. 3. 1算术遭樺运苏草元ALU、，C54x使用40位的算术逻辑运算单元和2个40位累 加器，可完成宽范围的算术逻辑运算. C54x的大多数算术逻辑运算扌旨令都是单周期描 令，其运算结果通常自动送入目的累加器A或B.但在执行存储器到存储器的算术逻辑运算指令时 （如ADDM. ANDM、ORM和XORM）,其运算结果则 存入指令指定的目的存储器.働命旳，才/事电氐鸟倍念工丑曇忧DSP技水用，C54x厦件结构C54x碘件结构CB15CB0DB15DB0ALUASXM幽OVA/OVBZA/ZBTCDS桶形移位器输出SKKC54x碘件结构2.4.2 JR加器A和

8、B、 * C54x芯片有两个独立的40位累加器A和B,可以 作为ALU或MAC的目标寄存器，存放运算结果，也 可以作为ALU或MAC的一个输入.在执行并行指令（LD| IMAC）和一些特殊指令（M IN和MAX）时，两个累加器中的一个用于装载数 据，而另一个用于完成运算.J物命旳，才/事电抵鸟倍念工丑曇忧DSP放水及应用丿 C54xl件结构DSP放水累加器结构39-3231-16150累加器AAGAHAL保护位高阶位低阶位393231“16_ 15“0累加器BBGBHBL保护位高阶位低阶位保护位：AG .BG 39-32,作为算术计算时的数据位余童,以防止迭代运算中的溢出。髙阶位：AH. BH

9、 31-16； 低阶位：AI八BL 150。DSP放水用r 2. 3.3桶形移tt寄存器TMS320C54x 的 40 位桶形移位寄存器主 要用于累加器或数据区操作数的定标.它 能将输入数据进行 0 31 位的左移和 0 16 位的右移。所移动的位数可由ST1 中的 ASM 或被指定的暂存器 T 决定.C54x碘件结构1多路选择器MUX用来选择输入数据。2符号控制SC用于对输入数据进行符 号位扩展。3移位寄存器用来对输入的数据进 行定标和移位.4写选择电路用来选择最高有效字和 最低有效字.C54x碘件结构DSP放水用组成框图三三IDSP放水用C54x厦件结构r 2. 3.4乘法-粟加草元MAC

10、MAC 单元具有强大的乘法-累加运算功能, 可在一个流水线周期内完成 1 次乘法运算和 1 次 加法运算。 在数字滤波（FIR 和 IIR 滤波）以及 自相关等运算中，使用乘法-累加运算指令可 以大大提高系统的运算速度。C54x碘件结构字2.35比校、选择和存储草元CSSU；如果A （3116） A （150）；则A （3116） -*AR1,；TRN左移1位，0-TRN （0） , 0-TC；否则A （150） -*AR1, TRN左移1位,B来自桶形移位器多路选择器MUX比较电路COMP状态转移寄存器TRN状态比较寄存器TCMSW/LSW选择MUXCCSUDSP放术用C54x碘件结构CMP

11、；1-TRN （0） , 1-TCDSP技水及应用B12. 3. 6指数编码霭EXP指数编码器是一个用于支持指数运算指令的专用硬件，可 以在单周期内执行EXP指令，求累加器中数的指数值。功能：求累加器中数据的指数值.指数值=冗余符号位-8KmAjbimevtwtfrw x vtcwKHoevDSP放水用吒54x提供三个16位寄存器来作为CPU状态和控制 寄存器，它们分别为：状态寄存器0 (ST0)状态寄存器1 (ST1)工作方式状态寄存器(PMST)指数 编码LT寄存器器累加器A累加器BC54x9l件结构，C54x碘件结构f2.CPU状态和控制寄存器ST0和ST1主要包含各种工作条件和工作方式

12、的状 态；PMST包含存储器的设置状态和其他控制信息。DSP放水用C54x碘件结构autiMiX YtCWHHOev由于这些寄存器都是存储器映像寄存器，因 此可以很方便地对它们进行如下数据操作:将它们快速地存放到数据存储器；由数据存储器对它们进行加载;用子程序或中断服务程序保存和恢复处理器的状态。ARPTCcOVAOVBDPSTO：(1)状态寄存器0 (STO)主要反映处理器的寻址要求和计算机的运行状态.数据存储器页指针。用来与指令中提供的7位地址结合形成1个16位数据存储器的地址。DSP放水SL用fC54x碘件结构DSP放水Si用才C54x碘件结构r:BCPU状态和控制寄袴器H CHASM:累加器吾位方式證制位.为某些具有移位操柞钓描令设定一个从-16&5范禺内的君住值，C54x碘件结