QuartusII13.0与Modelsim SE安装与破解说明

1、QuartusII13.0与Modelsim SE安装与破解说明  FPGA开发使用到的常用软件为QuartusII和Modelsim，QuartusII为设计软件，Modelsim为仿真软件。本人目前使用的QuartusII为13.0版本，使用的Modelsim为SE的10.4版本的。（SE版本什么意思，在以后的学习中大家一起慢慢补充）  学习FPGA的前提是要安装这两款软件，需要软件的可以联系我。两款软件大体分为三个步骤：  1.安装。  2.破解。  3.关联两个软件。 

2、0;本人使用的电脑为Win7的64位系统，32位系统装步骤大同小异。现将这两款软件的安装及破解详细说明如下。一、QuartusII13.0安装与破解（1）安装QuartusII13.0  安装的过程完全按照它的提示来，本人建议不要安装在C盘，毕竟C盘内存宝贵。我的QuartusII13.0安装的路径为E:softquartus13.0，路径不可出现汉字。（2）破解QuartusII13.01.首先将破解器复制到E:softquartus13.0quartusbin64的目录下。2.然后运行破解器，点“应用”直接进行破解，生成的License保存在E:softquartus1

3、3.0quartusbin64的目录下。3.接着，打开软件，找到软件的NIC的ID，复制其中的一个ID。4.然后，找到第2步保存的License，使用记事本打开，将其中的XXXXXXXXXXXX全部替换成第3步的ID，保存即可。再次打开软件，点“Tools”，找到“License setup”，会弹出一个对话框。如图1.1所示。选择好License file的路径，然后会出现使用的年限，如图1.2所示，即说明破解成功。file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image002.jpg图1.1 License setup对话框fi

4、le:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image001.jpg图1.2 破解成功示意图二、Modelsim SE安装与破解（1）安装Modelsim SE安装的过程按照它的提示进行，我的安装路径为E:softmodelsim10.4an，安装路径不可出现汉字。（2）破解Modelsim SE  1.首先，要找到安装路径E:softmodelsim10.4anwin64下的mgls.dll和mgls64.dll两个文件，右击属性，修改他们的只读属性。  2.把破解器里的MentorKG.ex

5、e和patch_dll.bat拷贝到第1步软件安装路径下的win64文件夹内。  3.然后，点patch_dll.bat文件，运行一次。此时会弹出一个对话框，等待结束后会产生一个License，将此License另存到win64的文件夹内。  4.再次找到mgls.dll和 mgls64.dll两个文件，设置他们为只读属性。  5.进行环境变量的设置。右击桌面“计算机”，找到“系统属性”，点击“环境变量（N）.”。如图1.3所示。然后单击“环境变量”，会弹出图1.4所示的对话框。在用户变量和系统变量里均新建一个环境变量，出现的对话框如

6、图1.5所示。环境变量的变量名为：MGLS_LICENSE_FILE，变量值为：E:softmodelsim10.4anwin64LICENSE。注意，此处的变量值一定要精确到LICENSE，否则环境变量设置不成功。file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image002.jpg图1.3 系统属性图1.4 环境变量file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image001.jpg图1.5 新建环境变量6.完成以上步骤，即Modelsim SE破解成功，可以打开软

7、件使用。三、关联QuartusII13.0与Modelsim SE  1.打开QuartusII软件，点“Tools”，找到“Options.”会弹出图1.6所示的对话框。点“EDA Tool Options”，在Modelsim栏内选择Modelsim SE的安装路径。注意：这里只要把路径确定到win64即可，而不需要确定到win64Modelsim.exe，这点非常重要，否则，会出现关联不成功的情况。file:/C:UsersluqiliAppDataLocalTempmsohtmlclip101clip_image002.jpg图1.6 Options对话框2.点击“

8、OK”即完成QuartusII与Modelsim的关联，在QuartusII中即可调用Modelsim了。注：安装与破解的过程及经验完全分享给大家了。在以后的共同学习中，我会积极更新的。需要软件的也可以联系我祝大家完成安装与破解。也祝论坛越办越红火。Quartus II调用modelsim无缝仿真本篇文章为转载，写的不错，最近在学modelsim仿真，网上的教程很乱，把自己认为不错的整理贴出来，后面有机会会写个详细点的。Quartus 中调用modelsim的流程1. 设定仿真工具 assignmentèsettingèEDA tool setting&

9、#232;simulation 选择你需要的工具。 2. 自动产生测试激励文件模板： processingèstartèStart test bench template writer 我们点击之后系统会自动在目录：当前文件夹è simulation è modelsim (这个文件夹名字跟你选的仿真工具有关) 中产生一个测试激励文件 xxx.vt(Verilog test bench) 或者 xxx.vht(VHDL test bench), 文件名跟你工程中的Top mo

10、dule 的名字一样， 后缀为.vt或者.vht。 3. 编辑走动生成的test bench文件 我们加入自己需要的激励以及初始化语句，这里我们还要修改test bench的模块名字为tb(我们会看到这个名字和后面的设定有联系)。 4. 连接test bench，我们需要从Quartus中自动调用仿真工具，所以需要设定Native Link选项。a) 还是在simulation的设置页面里，设定 Native Link对话框中的设定。我们这里因为需要工具自动调用激励所以选中 b) 点击右边的Test Benches, 我们需要在这里设定一个相关联的tes

11、t bench. 这里会弹出一个让你指定test bench的对话框，因为我们之前没有指定任何的test bench,所以这里是空白的。c) 指定test bench 因为我们是第一次产生test bench,点击new. 点击New之后会产生一个New Test bench setting的对话框，在这里你将test bench和你的相应的test bench file进行绑定。 我们这里在Test bench name的对话框中输入一个名字”my_1st_tb”, 我们将看到，在下面的Top level module in test bench对话框

12、中也自动显示”my_1st_tb”. 注意这个名字应该和你的test bench 中的module name一直，我们之前在第3步的时候将test bench的module name已经改成了tb,所以我们这里应该把对话框中的名字改成tb。 d) 加入test bench文件 5. 进行仿真 当这些设定都完成了之后, 选择菜单 toolèRun EDA Simulation toolèEDA RTL simulation 就可以直接调用modelsim进行仿真。6. 小技巧： 我们这样调用仿真，如果是Modelsi

13、m AE每次不会编译lib文件，但如果我们使用的是Modelsim SE版本，每次调用都需要重新编译库，非常不爽，在这里我们建议自己修改脚本文件，进行仿真.a) 当我们按照之前的描述，运行完仿真之后，停留在Modelsim的界面。b) 在Modelsim界面的命令行上，我们点向上的方向键，就会出现我们上一条指令， 我们可以看到是 do xxxx.do 这说明工具执行的上一个命令式 xxxx.do这个脚本文件，我们这里的例子是 do oversampling_core_run_msim_rtl_verilog.do i. 我们知道了工具执行的脚本，我们就可以按照自己

14、的想法去改变这个脚本了。使用 edit oversampling_core_run_msim_rtl_verilog.do命令，可以看到这个脚本的内容（当然我们也可以使用Ultra Edit或者VIM等文本编辑软件去打开这个脚本文件）。这个脚本通常分成3部分 库文件编译部分，设计文件编译，运行参数设定和开始执行部分 ii. 通常来说库文件只在第一次编译的时候，需要编译，后面我们只需要在仿真的时候指定库文件的位置就好了，不需要每次都编译。因此我们可以注释掉“库文件编译部分”。下面图中红色框中的部分就是被注释掉的库编译部分，这样会节省我们的仿真时间，注意在脚本语言中#是注释符。

15、 iii. 我们将编辑过的脚本文件另存为sim.do, 在以后的仿真中我们可以在Modelsim命令行中，直接在脚本中运行do sim.do(当然是先需要将Modelsim的工作目录改到 工程所在文件夹/simulation/modelsim/)。c) 另外脚本生成的波形文件通常是将test bench的顶层加入到图形画面中我们可以看到在脚本的第3部分(运行参数和开始执行)部分，默认命令式 add wave *, 这条命令就是讲 test bench顶层的所有信好加入到wave窗口中。 对我们来说，在调试阶段，有很多底层信号都是想观测的，所以需要再手动修

16、改一下命令i. 在modelsim的窗口中，选中自己想要关心的模块，右键可以将自己关心的信号加入wave波形中 ii. 此时我们在wave 窗口中可以将这个波形的格式存下来，在wave窗口中点菜单fileèsave 选择文件名为wave.do. iii. 在我们执行的脚本中将add wave *,这个命令替换成do wave .do, 就可以在每次执行仿真的时候自动添加想要观测的波形了。 7. 接下来最后一个问题，怎样才能一次性的编译好库文件，让软件不再每次编译。其实altera已经为客户准备了相应的选项，只不过藏得比较深，不好找。a) 一次性编译库：i

17、. 点击toolè launch EDA simulation Library Compiler ii. 我们会看到一个让我们选择器件的页面。根据你的实际情况选择下面的设定。点击start compile，软件会自动帮你完成编译，然后关掉就好，至此你应该已经完成了库的编译。 iii. 接下来我们需要在QII的仿真设定页面做一些修改。 我们需要回到设定界面 Assignmentèsettingèsimulationèmore Nativelink setting 设定好相应的路径。 好了，重新ru

18、n仿真，就发现不会再编译我们的库文件了。Modelsim-Altera 使用技巧总结(一)0赞发表于 2014/5/26 16:40:13 阅读（3005） 评论（1）软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d工程使用例程：同步FIFO一、功能仿真（前仿真）的一般性方法对于Modelsim的使用，用的最多的还是功能仿真。这里对同步FIFO进行仿真分析，来说明Modelsim如何进行一般性的功能仿真方法。1、将工程中用到的.v文件拷贝到新建的文件夹下，文件夹命名为fifo，包括quartusII设计的工程文件及testbench文件

19、。2、打开Modelsim-Altera,新建工程，如下图所示：3、工程名为fifo,路径为刚刚新建的文件夹，库名称保持默认4、向工程中添加文件，将fifo中拷贝的.v文件和testbenc加入工程中。5、编译所有文件，这里有两种方式。选择project窗口，右击任意文件，选择compile all，也可以单个文件编译。如下图所示：通过命令来实现全编译，执行全编译的命令为project compileall。注意：文件无法通过编译的原因有以下情况：1、编译的文件本身存在句法错误，导致无法通过全编译；2、选择编译全部文件，但编译order（顺序）不对，有可能先编译了testbench文件，导致无

20、法通过全编译。针对以上两种情况：第一种可根据命令窗口的提示，返回到文件中修改代码；第二种通过设置文件编译order来解决。选择compile order，根据提示，一般设置为Auto Generate。具体如下所示：6、编译完成后，点击进入library窗口，在work目录下，点击fifo_top_tb,即testbench文件，进入仿真。也可通过以下两种方式进入仿真。点击菜单栏中的simulate，选择start simulation,自动跳出如下界面。同样选择work库下面的fifo_top_tb，单击OK后，进入仿真界面。通过Transcript窗口，输入vsim fifo_top_tb

21、，进入仿真界面。7、进入仿真界面后，选择添加波形至wave窗口。这里面添加了所需的全部信号，也可有选择性添加信号。8、运行仿真。点击wave窗口上的，或者直接在命令窗口下输入run等命令。这样，基本的modelsim用法流程介绍完毕。Wave中的波形，可保存.do文件，方便下次运行时查看。波形的分析，可通过仿真结果进行查看。对于本实例，也可通过view下面的Memory list 进行查看和分析。可以先结束仿真，再重新运行仿真过程。打开memory list，然后选择10ns的步长进行单步仿真。在memory list中可清楚查看fifo的写入和读出过程。这里不再详述。这样，对Modelsim

22、Altera运行功能仿真的通用方法介绍至此。附录：Modelsim的基本命令：·project compileall              /编译所有工程文件·vlib work                     /该目录下新建一个work

23、目录·vmap work work              /将目前的逻辑工作库work和实际的工作库work映射 对应·vlog file.v                     /编译对应的文件·vsim tb_module_na

24、me         /仿真命令，注意testbench为模块名·view wave/dataflow            /打开波形或数据流窗口·add wave -hex * /*表示添加设计中所有的信号，-hex表示以十六进制 来显示波形窗口中的信号值·add wave /tb_module_name/ *  /模块中所有信号加入波形文件·resta

25、rt -f                     /重新执行仿真·run/run -all                   /运行仿真·run time   

26、60;                 /运行仿真时间·quit -sim /结束退出仿真·pwd /transcript窗口显示当前路径（一般不用）·cd /改变工作路径（一般不用）·do file.do                &

27、#160;   /运行do文件Modelsim-Altera 使用技巧总结（二）0赞发表于 2014/5/28 13:36:45 阅读（5566） 评论（7）软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d工程使用例程：tcd1209+ad9945，verilog HDL设计仿真选择：时序仿真撰写人：Strive_JP一、开始前的准备:时序仿真即后仿真，是利用SDF文件对原有设计进行时序标注之后，再进行仿真。时序仿真可以反映设计的时序性能，使设计接近于真实情况。Modelsim本身不可以

28、产生时序仿真所需的SDF文件，但可对EDA工具如QuartusII 生成的SDF文件进行仿真。仿真前，首先需要用quartusII 生成用于功能或时序仿真的网表文件.vo），以及使用EDA 仿真工具生成时序仿真所需的延时输出文件(.sdo)。二、时序仿真流程1、设置modelsim仿真路径，打开quartus II工具，选择菜单栏下面的tools option选项，打开如下界面。2、在EDA Tools Options里面设置好Modelsim_Altera的路径。其实现在quartusII版本较高，与Modelsim_Al

29、tera都是一起安装的。这一步基本已经做好。3、打开QuartusII工程文档。进行RTL设计，编译、综合完成后，生成所需的.vo和.sdo文件，生成的文件在quartusII 工程目录的simulation文件夹里面。这里以项目过程中一个例子来说明。生成的工作路径中文件如下所示。     4、接来这一部分非常重要，也是Modelsim-altera软件不同于以往的Modelsim软件重要的一步。将仿真过程中用的的库文件复制到上面文件夹中（必须放在此文件夹中，否则无效）。在本例程中只用到了器件库，CycloneII。因此只需将编译好的

30、cyclone库文件拷贝到该文件夹中。库文件路径为：D:Altera13.0modelsim_asealteraverilogcycloneii。即安装路径下面的子路径。当然也可以在Modelsim-altera中新建库文件，编译所需要的库，之后再将库文件拷贝至此目录下。 5、打开Modelsim-Altera，新建工程。工程路径同样也指向modelsim文件夹下面。如下图所示。    6、添加文件至工程，由于进行时序仿真，故这里面添加.vo和testbench文件。全编译完成后，开始继续下面的仿真。   

31、0;7、在功能仿真中，我们通常只需要输入vsim testbench就能执行仿真。但是时序仿真需要指定库路径和.sdo文件。万万不可像功能仿真那样了。选择菜单栏的simulate。     8、进入start simulation界面，在Design窗口的work库中选择testench模块。切换到libraries界面，增加modelsim文件夹里面的cycloneII库至libraries里面。如下图所示：9、库文件增加完成后，切换至SDF窗口，增加.sdo文件，在Apply to Region窗口中输入testbenc

32、h的例化名（这点很重要，注意是例化名）。  10、点击一系列的OK之后，Modelsim-Altera自动进入仿真界面。增加波形至wave窗口，运行run，完成仿真。    这样，利用Modelsim-Altera采用GUI进行时序仿真的流程就此结束。   三、Modelsim-Altera时序仿真过程中调用四种常用的仿真库，分别为：·元件库，例如本例程所用到的cycloneII元件库，根据FPGA特定的型号。·altera_mf，调用Megafunction的设计仿真时需要；·lpm，调用lp

33、m元件的设计仿真时需要；·primitive库，调用altera的原语(primitive)设计仿真时需要；Modelsim在仿真过程中，工作库只能有一个，而资源库则可以有多个。Modelsim-Altera在安装后，安装目录下已经默认安装很多库，在仿真的时候拷贝到仿真目录下即可直接调用。资源库是不变的，而工作库是用来把不同设计的编译文件放进去，且根据需要，不断更新。Modelsim-Altera 使用技巧总结（三）0赞发表于 2014/5/29 16:52:34 阅读（1351） 评论（0）软件使用版本：Quartus II 13.0+Mod

34、elsim_Altera10.1d工程使用例程：tcd1209+ad9945，verilog HDL设计撰写人：Strive_JP参考资料：ModelSim高级使用进阶_1_do文件和批处理文件使用_Camp一、do文件使用在使用技巧总结（一）中提到了，保持波形文件格式为.do文件，以便在下次进行仿真时直接打开。其实，.do文件可以很方便地增加工作效率。前面所介绍的都是基于GUI即Modelsim图形界面的仿真方法，每次仿真过程中都需要将这些仿真流程执行一篇。无论是点击鼠标还是输入命令，这些方法都极大的不便。尤其当我们发现错误，修改代码后再进行重复步骤的编译。这些都让人崩溃。在本文中

35、，总结一种.do文件调用的方法，来省略这些仿真流程。还是采用技巧总结（二）中的例程来说明，建立.do文件。例程目录如下:注：上图已完成本文档所有操作，并且在工程中最好将仿真所有文件放入同一文件夹下，防止因路径问题，仿真无法正确执行。随后，打开modelsim，进行功能仿真，所有步骤参考技巧总结（一）。运行完仿真之后，我们将仿真过程中的命令进行总结：·cd C:Documents and SettingsAdministratorDesktopsim-更改路径 名称（当前modelsim工程路径）·vlib work 

36、0;-建立work库·vmap work work -映射work库·vlog -reportprogress 300 -work work C:Documents and      SettingsAdministratorDesktopsimtcd1209d.v·vlog -reportprogress 300 -work work C:Documents and

37、      SettingsAdministratorDesktopsimtest_prj.v·vlog -reportprogress 300 -work work C:Documents and      SettingsAdministratorDesktopsimccd_config.v·vlog -reportprogress 300 -work work 

38、C:Documents and      SettingsAdministratorDesktopsimccd_timing.v·vlog -reportprogress 300 -work work C:Documents and      SettingsAdministratorDesktopsimtb_test_prj.v-以上几步加载数据路径中的文件·vsim tb_test_prj&#

39、160; -运行仿真模块·view wave      -打开波形窗口·add wave -hex *  -添加所有信号至wave窗口，并以16进制显示·run 50us          -执行仿真通过这几个命令，就可以编译属于自己的.do命令了。-cd C:Documents and SettingsAdministratorDesktopsimvlib workvmap work workvlog -reportprogress 300 -work work C:Documents