计算机组成与系统结构习题及答案

1、多练岀技巧巧思岀硕果一、填空题（20每空2分）1. 计数制中使用的数据个数被称为 。（基）2. 移码常用来表示浮点数的 _部分，移码和补码比较，它们除_外, 其他各位都相同。（阶码，符号位）3. 码值80H:若表示真值0,则为 _;若表示-128，则为_ ；若表示-127，则为;若表示-0,则为。（移码 补码 反码原码）4. 在浮点运算过程中，如果运算结果的尾数部分不是 _形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果时, 需要进行右规操作；当运算结果 时，需要进行左规操作。（规格化溢出不是规格化数）二、选择题（20每题2分）1. 以下给出的浮点数， 规格化浮点数。（B）A.

2、2八-10 X 0.010101 B . 2八-11 X 0.101010C. 2八-100 X 1.010100 D . 2八-1 X 0.00101012. 常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是。（ C）A.提高运算速度B.提高运算精度C.节省加法器的位数D.便于控制3. 逻辑异运算10010011和01011101的结果是。（ B）A.01001110B.11001110C.11011101D.100011104. 浮点数尾数基值rm=8,尾数数值部分长6位，可表示的规格化最小 正尾数为。（ Q1. A.0.5 B.0.25 C.0.125 D.1/645当浮点

3、数尾数的基值rm=16,除尾符之外的尾数机器位数为 8位时, 可表示的规格化最大尾数值是。（ D）A.1/2B.15/16C.1/256D.255/2566. 两个补码数相加，采用1位符号位，当_时表示结果溢出。（D）A、符号位有进位B、符号位进位和最高数位进位异或结果为0C符号位为1 D、符号位进位和最高数位进位异或结果为17. 运算器的主要功能时进行 _。（0A、逻辑运算B、算术运算C、逻辑运算和算术运算 D、只作加法8. 运算器虽有许多部件组成，但核心部件是 。（ B）A、数据总线B、算术逻辑运算单元 C、多路开关D、累加寄存器 9在定点二进制运算中，减法运算一般通过 来实现。（D）A、

4、原码运算的二进制减法器 B、补码运算的二进制减法器C补码运算的的十进制加法器 D、补码运算的的二进制加法器10.ALU属于部件。（A）A、运算器 B、控制器 C、存储器 D、寄存器三、判断题（10每题2分）1. 计算机表示的数发生溢出的根本原因是计算机的字长有限。（错误）2. 表示定点数时，若要求数值0在计算机中唯一地表示为全0,应米用补码。（正确）3. 浮点数的取值范围由阶码的位数决定，而精度由尾数的位数决定。（正确）4. 若浮点数的尾数用补码表示，那么规格化的浮点数是指尾数数值位的最高位是0 （正数）或是1 （负数）。（正确）5. 在实际应用中，奇偶校验多采用奇校验，这是因为奇校验中不存在

5、全“0”代码，在某些场合下更便于判别。（正确）四、概述题（10每题5分）1. 试比较定点带符号数在计算机内的四种表示方法。答：带符号数在计算机内部的表示方法有原码、反码、补码和移码。原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较 复杂。补码的特点是加、减法运算规则简单，正负数的处理方法一致。反码通 常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际应用。移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码， 使用比较方便。2. 试述浮点数规格化的目的和方法。答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用 补码表示时，若符号位

6、与小数点后的第一位不相等，则被定义为已规格化的数， 否则便是非规格化数。通过规格化，可以保证运算数据的精度。通常，采用向左 规格化（简称左规），即尾数每左移一位，阶码减1,直至规格化完成。五、计算题（15每题5分）1. 已知：x=0.1011，y= -0.0101，求：x补x补，x补y补,y补,y补解：x补=0.1011，x/2补=0.01011，x/4补=0.001011， -x 补=1.0101y补=1.1011，y/2补=1.11011，y/4补=1.111011， -y 补=0.01012. 设阶码3位，尾数6位，按浮点运算方法，完成下列取值的x+y,x-y 运算：x = 2八-101

7、*(-0.010110), y = 2八-100*0.010110解：x浮=11011,-0.010110y浮=11100,0.010110Ex-Ey=11011+00100 =111111 L 1 1 0 1 0 1十 0 0J) 10 11000.00 I 0 11规格化处理：0.101100 阶码11010I LI 1 0I0 1*1 IJ 0 I 0 1 0iToTTTTT规格化处理：1.011111 阶码11100x+y=0.101100*2 x-y=-0.100001*2A-43. 设机器字长16位，定点表示，尾数15位，字符1位，问（1）定点原码整数表示时，最大正数是多少？最小负

8、数是多少？（2）定点原码小数表示时，最大正数是多少？最小负数是多少？解:定点原码整数表示：最大整数=（2A15-1）10=（ +32767）10=（ 0 111 111 111 111 111）2最小负数值=-（2A15-1）10=（-32767）10=（ 1 111 111 111 111 111）2定点原码小数表示：最大正数值=（1-2A-15）10=（ +0.111 111 111 111 111）2最小负数值=-（1-2A-15）10=（ -0.111 111 111 111 111）2六、综合题（15） 某机字长16位，使用4片74181组成ALU设最低位序号标注为第0位，要求：（1

9、）写出第5位的进位信号C6的逻辑表达式。（2）估算产生C6所需要的最长时间。（3）估算最长求和时间。解：（1）组成最低四位的74181进位输出为：C4 = Cn+4 = G+PCn = G+PCO ，CO 为向第 0 位进位其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以C5 = y4+x4C4C6 = y5+x5C5 = y5+x5y4+x5x4C4 设标准门延迟时间为T，与或非”门延迟时间为1.5T，贝U进位信号CO，由 最低位传送至C6需经一个反相器、两级“与或非”门，故产生 CO的最长延迟 时间为T+2*1.5T = 4T（3）最长求和时间应

10、从施加操作数到 ALU算起：第一片74181有3级“与或非” 门（产生控制参数x0, y0, Cn+4，第二、三片74181共2级反相器和2级“与或非”门（进位链），第四片74181求和逻辑（1级与或非门和1级半加 器，设其延迟时间为3T ），故总的加法时间为：t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T七、设计题（10余3码编码的十进制加法规则如下：两个一位十进制数的余 3码相加， 如结果无进位，则从和数中减去3 （加上1101）;如结果有进位，则 合数中加上3 （加上0011），即得和数的余3码。试设计余3码编码的 十进制加法器单元电路。解：设余三码编码的两个运算数为 Xi和Yi，第一次用二进制加法 求和运算的和数为Si '，进位为Ci+1 '，校正后所得的余三码和数 为Si，进位为Ci+1，则有:Xi = Xi3Xi2Xi1Xi0Yi = Y i3 Yi2 Yi1 Yi0Si' = Si3 '