FIR滤波器论文：FIR滤波器FPGASYSGENCSD码分布式算法

1、FIR 滤波器论文：FIR 滤波器 FPGASYSGECSD 码 分布式算法【中文摘要】FIR 数字滤波器是一个基本的数字信号处理功能单 元,可实现严格线性相位，具有设计灵活、任意幅度响应和稳定等优点，在语音处理、图像、雷达及通信等系统中有着广泛应用。传统上常用 于 FIR 滤波器实现的硬件平台 MCU DSP 和 ASIC，在实际的工程应用 中,对信号进行处理时在速度、实时性和灵活性等方面的要求越来越 高,而传统上的一些软件和硬件实现方式难以同时满足这几方面的要 求。随着 PLD 和 EDA 技术的发展,FPGA 具有越来越灵活的可编程逻辑，能更方便地实现数字信号处理的实时性，突破了流水级数

2、、并行处理 等限制,有效利用了片上资源，另外,FPGA 还具有可重复的编程能力，大大降低了成本，越来越受到业界研究者的青睐。本文主要研究FIR滤波器的 FPGA 实现方法,从开发方式和算法结构等方面入手，达到提 高运行速度、降低资源消耗、提高资源利用率等，具体工作如下：1） 在掌握 FIR 滤波器的设计理论和 FPGAf 发等知识的基础上，分别对基 于SYSGE 和 DA 设计 FIR 滤波器的方法进行了研究，探求最适合于 FIR 滤波器的 FPGA 实现方法。2）针对传统上基于 SYSGE 设计 FIR 滤波器 时,存在消耗资源大和运行速度慢及资源利用率低等问题，提出 AS 型 FIR 滤波

3、器电路模型，降低系统逻辑资源消耗、提高系统资源利用率 及系统运行速度；综合采用 SYSGE 和 ISE 实现滤波器的模块化和自动 化设计，简化设计过程，降低实现难度。具体在 XC3S500E4f320 FPGA 上实现了一系列 4 到 32 阶的 FIR 滤波器，实验结果验证了方法的有效 性。3）利用现有分布式算法在 FPGAk 实现高阶 FIR 滤波器时,存在资 源消耗量过大和运行速度慢等问题，提出一种低资源高速度的高阶FIR 滤波器的 FPG/实现方法。首先综合采用多相分解结构、流水线 等技术对高阶 FIR 滤波器进行降阶处理，然后采用提出的基于二输入 开关和加法器对的分布式算法结构（MA

4、 型 DA 结构）实现降阶后的 FIR 滤波器。利用 ISE10.1 在 Xilinx Xc2vp30-7ff896 FPGA 开发板上实 现了一系列 8 到256 阶的串行和并行结构 FIR 滤波器，实验结果表明：该方法能有效地减少系统的资源消耗，提高系统的时序性能。4）设计 了一种基于 FPGA 勺FIR 数字滤波系统，并分析了系统中主要模块的电 路及实现功能，该系统具有配置灵活方便、易于扩展、实时性好、通 用性强等优点。本文的工作对FIR 滤波器的 FPGA 实现探索了一些新的途径和方法，能有效提高 FIR 数字系统性能、降低其开发成本，具有 一定的理论意义和工程应用价值。【英文摘要】

5、As a basic fun cti on un it of digital sig nalprocessing, finite impulse response（FIR）digital filters have adva ntagesof stability, li near-phase, arbitrary amplitude, design flexibility. It has beenwidely used in manyfields such as com muni cati on, radar, image processing and speech process in g.T

6、raditi on ally,the hardware used for real timeimplementation of FIR filter mainly include MCU、DSP andASIC,etc. In practical applicati ons, the characteristics of real-time 、high-speed and flexibility are required for signal process ing. However,most of the traditi onal hardware and software techniqu

7、es which areavailable for the implementation of FIR filter are difficult to satisfy all ofthese requirements at the same time. With the developme nt of PLDdevice and EDA tech no logies, FPGA has the characteristics of flexibleprogrammable logic which can be convenien tly used for implementingreal-ti

8、me digital signal processing, because it break through the level limitof parallel process ing and pipeli ne tech no logy. The resource of FPGAcan be utilized effectively because it has the characteristic of reconfigurable logic resource on chip. More and more researchers who en gagein digital sig na

9、l process ing are favor ing FPGA.The paper main ly dostudy on the impleme ntatio n of FIR filter targeted FPGAwith the purposeof reducing system resource consumption 、improving system processingspeed and improvi ng resource utilizatio n rate. We mai nly start the workon the development method and algorithm structure to reach the aims.The main works carried out in this paper are as follows: The methods ofdesigning FIR filter which are based on SYSGEN and DA are in troducedin this paper. Appropriate method of implementing FIR fi