DSP原理及应用课后习题答案

1、dspdsp 原理及应用课后习题答案原理及应用课后习题答案简述 dsp 芯片的主要特点哈佛结构-将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。多总线结构-保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。指令系统的流水线操作-减少指令执行时间，增强处理器的处理能力。取址，译码，取操作和执行四个阶段。专用的硬件乘法器-使乘法累加运算能在单个周期内完成。特殊的 dsp 指令、快速的指令周期、硬件配置强。详细描述冯诺依曼结构和哈佛结构，并比较不同,冯诺依曼结构-数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写

2、数据。将指令、数据、地址存储在同一个存储器统一编址，依靠指令计数器提供的地址来区分是指令数据还是地址，取指令和取操作数都访问同一存储器，数据吞吐率低。哈佛结构-将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。dsp 系统的设计过程?确定 dsp 系统设计的性能指标;进行算法优化与模拟;选择 dsp 芯片和外围芯片;进行硬件电路的设计;进行软件设计;进行软硬件综合调试。请描述 tms320c54x 的总线结构,c54x 采用先进的哈佛结构并具有八组总线, 其独立的程序总线和

3、数据总线允许同时读取指令和操作数，实现高度的并行操作。 程序总线 pb 传送从程序存储器来的指令代码和立即数。3 组数据总线连接各种元器件。cb 和 db 总线传送从数据存储器读出的操作数，eb 总线传送写入到存储器中的数据。(1 分) 4 组地址总线 pabcabdabeab传送执行指令所需的地址。tms320c54x 片内存储器一般包括哪些种类,如何配置片内存储器,c54x 片内存储器一般包括两种类型:rom(只读存储器)，ram(随机访问存储器)。ram 又可分为双访问 daram 和单访问 saram。简述 tms320c54x 芯片的 cpu 各组成部分及其功能。cpu 状态和控制寄

4、存器:用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40 位算术逻辑单元、40 位累加器 a 和 b:两者共同完成算术运算和逻辑运算。桶形移位寄存器:使处理器能完成数字定标，位提取，对累加器进行归一化处理等操作。乘法器/加法器单元:在单周期内完成一次乘法累加运算。比较选择和存储单元:是专门为 viterbi 算法设计的加法，比较，选择操作的硬件单元。指数编码器:用于支持单周期指令 exp 的专用硬件。tms320c54x 存储器包括哪几个空间,64k 程序存储空间:程序指令和程序中所需的常数表格64k 数据存储空间:存储需要程序处理的数据或程序处理后的结果64ki/o 存

5、储空间:存储与外部存储器映像的外设接口tms320c54x 有几种状态和控制寄存器,它们的功能,状态寄存器 st0 和 状态寄存器 st1: 0 和 1 包括了各种工作条件和工作方式的状态处理器方式状态寄存器 pmst:包括了存储器配置状态和控制信息tms320c54x 的片内外设有哪些,以及它们的功能,通用 i/o 引脚:扩展外部存储器;定时器:用于周期性的产生中断和周期输出;时钟发生器:为 c54x 提供时钟信号;主机接口:外部主机或主处理器可以通过 hpi 接口读写 c54x 的片内 ram，从而大大提高数据交换能力;串行口:这些串口可提供全双工，双向的通信功能，可与编解码器，串行 ad

6、 转换器和其他串行器件通信，也可以用于微处理器之间的通信。软件可编程等待状态发生器:它可以将外部总线周期扩展到 14 个机器周期，以使 c54x 与低速外部设备接口;可编程分区转换逻辑:它允许 c54x 在外部存储器分区之间切换时不需要外部为存储器插等待状态。 tms320c54x 提供哪几种数据寻址方式,如何寻址的,立即数寻址:指令中有一个固定的立即数 ld #0，arp绝对寻址:指令中有一个固定的地址(16 位):数据存储器寻址 dmad 程序存储器寻址 pmad端口地址 pa 寻址，*(lk)寻址累加器寻址:按累加器的内容作为地址去访问程序存储器中的一个单元 readasmem直接寻址:

7、指令编码中含有的 7 位地址 dp 或 sp 一起合成数据存储器中操作数的实际地址间接寻址:通过辅助寄存器寻址 单操作数寻址和双操作数寻址存储器映射寄存器 mmr 寻址:修改存储器映射寄存器的值，而不影响当前数据页面指针 dp 和当前堆栈指针 sp 的值堆栈寻址:把数据压入或弹出系统堆栈。在循环寻址方式中，如何确定循环缓冲的起始地址、若缓冲大小 32，其起始地址从哪开始,循环寻址中，循环缓冲区大小寄存器用于确定循环缓冲区的大小。大小为 r 的循环缓冲区必须从一个 n 位边界开始，xxxx xxxx xx00 0000 开始双数据存储器操作数间接寻址使用哪几种类型，所用辅助寄存器只能是那几个，其

8、特点是, *arx、*arx-、*arx+、*arx+0% 只能使用 ar2、ar3、ar4、ar5.在一个机器周期内通过两个 16 位数据总线读两个操作数，或者一次读一次写。汇编器和链接器如何对段进行管理,汇编器通过段位指令自动识别各个段，并将段名相同的语句汇编在一起。链接器:对汇编器产生的 coff 目标文件中的各段作为输入端，当有多个文件进行链接时，将输入段组合起来，在可执行的 coff 输出模板中建立各个输出端;链接器为输出段选择存储器地址。汇编程序中的伪指令有什么作用,其中段定义伪指令有哪些,初始化段和末始化段有何区别,对汇编器、链接器有重要的指示作用，包括段定义、条件汇编、文件引用

9、、宏定义.text-存放程序代码 .data-存放初始化了的数据 .bss-存放未初始化的变量 .sect 名称-定义一个有名段，放初始化了的数据或程序代码。未初始化段主要用来在存储器中保留空间，没有实际内容。已初始化段包含可执行代码或已初始化数据，放在目标文件中，加载程序再放到 c54x 存储器中。链接命令文件有什么作用,memory 和 sections 伪指令的作用,链接命令文件用来为链接器提供链接信息，可将链接操作所需的信息放在一个文件中，在多次使用相同的链接信息，方便调用。 链接器要确定输出端应分配到存储器的位置，首先需要一个目标存储器的模型，memory 指令就是指定目标存储器的模

10、型， sections 伪指令的作用:说明如何将输入段组合成输出段;在可执行文件中定义输出段;指定输出段在存储器中存放的位置;允许对输出段重新命名。tms320c54x cpu 接收到可屏蔽的硬件中断时，满足哪些条件才能响应中断, 优先级最高中断，当同时有几个硬件请求中断时，c54x 根据优先级进行响应;状态寄存器 st1 中的 intm 位是 0，表示允许可屏蔽中断;中断屏蔽寄存器 imr 中相应的位是 1。tms320c54x 的中断向量表是如何重定义的,dsp 复位时，中断向量表的起始地址固定为 0ff80h，复位后，中断向量可重新被映像到程序存储器的任何一个 128 子页的地方(除保留

11、区域外)，中断向量地址由pmst 中的中断向量指针 iptr(9 位)和中断向量号(031)左移两位后组成。 简述非延迟分支转移与延迟分支转移的不同。非延迟分支转移:在指令流水线中先清除分支指令后面已读入的一个双字指令或两个单字指令，然后再进行分支转移; 延迟分支转移:跟在分支指令后的一个双字指令或两个单字指令先执行，然后进行分支转移。 、简述 tms320c54x 定时器组成及功能，并介绍初始化定时器步骤, 定时器由三个存储器映象寄存器组成:tim，prd，tcrtim 是定时器寄存器，每计数一次自动减 1;prd 是定时器周期寄存器，当 tim减为 0 后，cpu 自动将 prd 的值装入

12、 tim;tcr 是定时器控制寄存器，包含定时器的控制和状态位。初始化定时器的步骤有:将 tcr 中的 tss 位置 1，停止定时器工作;装入 prd 的值;重新装入 tcr，以初始化 tddr 和启动定时器;使 tss 清 0 以接通 clkout 信号，使 trb 置位以便 tim 减到 0 后从新装入定时器时间常数。 简述 tms320c54x 时钟发生器的组成及功能。c54x 的时钟发生器包括一个内部振荡器和一个锁相环电路。 功能是为 c54x提供时钟信号。c54x 支持软件堆栈，简述堆栈的定义及初始化步骤。a) 声明具有适当长度的未初始化段; b) 将堆栈指针指向栈底; c) 在链接

13、命令文件中将堆栈段放入内部数据存储区。 简述 tms320c54x 使能定时器中断步骤。a) 对 ifr 中的 tint 位置 1，清除以前的定时器中断; b) 对 imr 中的 tint 位置 1，开放定时中断; c) 使 st1 中的 intm 位清 0，开放所有的中断。tms320c54x 芯片的流水线共有多少个操作阶段,每个阶段执行什么任务,完成一条指令都需要哪些操作周期,下述 6 个周期预取址 p:在 t1 机器周期内，将 pc 中的内容加载程序地址总线 pab取指 f:在 t2 机器周期内，从选中的程序存储器单元中，取出指令字并加载到程序总线 pb 上译码 d:在 t3 机器周期内

14、，将 pb 的内容装进指令寄存器，将指令字译成具体操作寻址 a:在 t4 机器周期内，寻址操作数，数据 1 读地址加载数据地址总线dab，数据 2 读地址加载数据地址总线 cab，并更新辅助寄存器间接寻址方式和堆栈指针。读数 r:在 t5 周期内，数据 1 加载到数据总线 db，数据 2 加载到数据总线 cb，若需要，数据 3 写地址加载数据地址总线 eab。 执行 x:在 t6 机器周期内，cpu 按操作码要求执行指令，并将数据 3 加载到 eb，写入指定存储单元，结束本条指令。 线性缓冲法:对于长度为 n 的 fir 滤波器，在数据存储器中开辟一个 n 单元的缓冲区。存放最新的 n 个样本;滤波时从最老的样本开始，没读一个样本后，将此样本向下移位;读完最后一个样本后，输入最新样本至缓冲区的顶部。 循环缓冲法:对于 n 级 fir 滤波器，在数据存储中开辟一个称为滑窗的具有 n 个单元的循环缓