Calibre使用简介

1、 2006 2006 微电子中心微电子中心20212021年年1212月月1 1Calibre使用简介宋存杰2008年05月03日 2006 2006 微电子中心微电子中心20212021年年1212月月2 2nIntroductionnCalibre DRCnCalibre LVS 2006 2006 微电子中心微电子中心20212021年年1212月月3 3IntroductionnCalibre 是Mentor Graphics 的IC版图验证软件，此软件包括设计规则检查（ DRC ）、版图与原理图一致性检查（LVS）、电气规则检查（ERC）、及版图寄生参数萃取（LPE）等验证功能。n此

2、软件的操作界面主要分为图形模式(GUI)(graphical user interface) Calibre Interactive与指令模式（Command Line），其中图形模式可以单独启动，亦可与Virtuoso 等软件相连接，其操作界面皆相同；指令模式则是类似于Dracula 的操作方式。n对于规模较小的版图应用Interactive 很方便，而且直观的图像化接口便于初学者使用。n采用命令行模式能够快速输入控制命令，快速执行，其结果精确稳定。n以下简介说明以图形模式为主。lGo back 2006 2006 微电子中心微电子中心20212021年年1212月月4 4Useful Ab

3、breviationsnSVRF-Standard Verification Rule Format（标准的检查文件）nRVE-Results Viewing Environment（显示结果用的环境窗口）nSVDB-Standard Verification Database (LVS results)nDRC-Design Rule Check（设计规则检查）nERC-Electrical Rule Checking（电气规则检查）nLVS-Layout Versus Schematic（版图原理图一致性检查）nLPE-Layout Parasitic Extraction（版图寄生参数萃

4、取）Commercial Verification ToolsnCadencenDraculanSynopsysnHercules nMentornCalibre 2006 2006 微电子中心微电子中心20212021年年1212月月5 5What are I/Os for DRC and LVS?uInputsl Layout l Schematic or Netlist (LVS only)l Rule Files uOutputsl SVDB (LVS results database)l DRC Resultsl Reportl Log 2006 2006 微电子中心微电子中心202

5、12021年年1212月月6 6在Cadence环境里调用Calibren在.cdsinit （此文件在启动tool时会自动读取）里加上 load(“/usr/calibre/mgc_skl.skl”),这个.skl文件就是Mentor公司提供的skill 文件。n启动icfb &后，打开一个版图检查一下顶端的Menu里有没有一个Calibre的菜单。如果有则表示可以在当前环境下使用Calibre了，这个菜单里有DRC、LVS、RVE等命令。lGo back 2006 2006 微电子中心微电子中心20212021年年1212月月7 7Calibre DRCn如上图所示，DRC 的输入

6、有两项，一个是layout，就是手工或APR(automatic place and route) （自动布局布线）工具生成的版图，一般是GDSII 格式。另一个是Rule File，Rule File 告诉DRC 工具怎样做DRC，这个文件十分重要，一般，由流片厂家提供，或者由designer 根据流片厂家提供的版图几何规范自己写。Calibre 读入GDS（版图）和Rule File，进行处理，输出结果，输出结果是calibre 自己定义的格式，designer 可以通过一个Viewer 来看，一般用cadence 的virtuoso 来分析输出结果和修改版图。lGo back 2006

7、2006 微电子中心微电子中心20212021年年1212月月8 8n因为做DRC 会产生很多文件，建议建立一个专属于此Layout 做DRC 时的新文件夹。然后拷贝Rule File 至此工作目录下。n从版图中导出GDS文件至此工作目录下，亦可在Calibre DRC 图形界面中选择从当前版图中导出GDS文件。 2006 2006 微电子中心微电子中心20212021年年1212月月9 9DRC Rule Filen下面是一个简单的calibre LVS Rule File，右边是对它的解释。与/后是注释部分nlayout system gdsii 指明输入的版图格式是GDSII，calib

8、re 还可支持其他格式nlayout path “/ layout/basic_drc.gds” 输入版图的路径nlayout primary basic_drc 要检查的版图的top cell 名字ndrc results database “/training/drc_results_db” drc 的输出， 将来可以用calibre 结合virtuoso 分析nvariable metal_width 3 定义一个变量nlayer substrate 0 本行和下面相似的行定义了输入版图中每一层的名字nlayer pwell 1 本行把GDS 的layer 1 定义为pwell，接下来p

9、well 都指输入的GDS 的layer1。nlayer oxide 2nlayer res 3nlayer poly 4nlayer nplus 5nlayer pplus 6nlayer contact 7nlayer metal1 8 2006 2006 微电子中心微电子中心20212021年年1212月月1010DRC Rule Filenlayer via 9nlayer metal2 10n. . . nngate = poly AND nplus # layer 运算，由原始的poly 和nplus 层推出ngate 层n. . .n/n/ Module 2 - DRC Meas

10、urement Operationsn/ Internal Checksnrule_2a oxide minimum width is 6 / 进行检查，rule_2a 是检查标号，n/ oxide minimum width is 6 是解释，报错时会报出这一句，ninternal oxide 6 / 这一句是具体动作，internal 是calibre 的关键字，n/ 这一句检查所有的oxide 的internal 小于6 的情况。n/ 如果internal oxide 6 的情况出现，则输出报错结果n/ designer 根据这个结果修改错误。n/ internal 具体介绍见下一节 2

11、006 2006 微电子中心微电子中心20212021年年1212月月1111DRC Rule Filen一般说来，Rule File 首先要设好calibre 运行的环境，包括GDS 文件的位置、输出文件的位置等。接下来要定义输入的GDS 版图的层次，例如如果GDS 的layer 1 是多晶硅层，则应该定义如下layer poly 1n这句话表明所有GDS 的layer1 现在都叫 poly（当然也可以叫任何名字） 。接下来可以用poly 来代表layer1。之所以要这样做是因为在GDS 内，所有的层都用一个数字来表示，如 1，2，3GDS 文件并不知道layer1 是什么，calibre

12、也无法从GDS 中知道layer1 是什么，只有designer 来告诉calibre。 2006 2006 微电子中心微电子中心20212021年年1212月月1212DRC Rule FilenCalibre 是一个基于边（edge）的DRC/LVS 工具，所有的运算都是基于“边”来进行的。边有内边和外边之分。n如上图所示，任一个polygon 的边都分为两部分，polygon 内部那一面的称为内边（interior side edge），外部的称为外边（exterior side edge）。理解这个定义对于理解calibre 复杂的指令是十分有用的。n下面介绍几个calibre 基本的

13、的例子。通过这些例子有助于理解calibre 的工作原理。 2006 2006 微电子中心微电子中心20212021年年1212月月1313Internal 指令nInternal 指令一般用于检查polygon 内间距，可以用来检查同一layer 的polygon 的内间距、或检查两个不同layer 的polygon 之间的内间距。如下图所示：n理解Internal 指令的关键是Internal 指令是polygon 的内边（interior edge）的相对关系，只有interior edge 之间才能检查。上图的左边是在同一个polygon 的internal 检查，请注意左边凹进去的相

14、对两边不作检查，这是因为这两边是exterior edge。n同一layer 的polygon 的Internal 检查一般用于宽度检查，例如金属的最小宽度：Internal Metal1 Select ChecksnChecks :Show出rule file里的所有rule，可click决定某些rule不做check。nGroups :由rule file里定义groups，可click决定某特定的group或rule不做check。nCheck Text :显示rule file 里的解释。 2006 2006 微电子中心微电子中心20212021年年1212月月3232nRun Cal

15、ibre DRC的相关option，可决定是n否以64bit，远端操作，或多台server执行，n一般均改变预设值。nTranscript 记录Run DRC的过程与相关信息，无法顺利执行，可由此看错误讯息，亦可用Transcript - Save as 存成log file。nRun DRC 执行Calibre DRC check。n可点击Start RVE 自行以手动方式开启RVE视窗。 2006 2006 微电子中心微电子中心20212021年年1212月月3333n此图形是run完DRC后弹出的窗口。n左边的是除错(debug)用的RVE窗口。n右边是一个简述的结果文件(DRC Sum

16、mary Report File)n左边的窗口里有红色的，表示有DRC错误，假如没有DRC错误会出来绿色的。点击每个错误左边的 ，就可以进行每个具体错误的Debug。 2006 2006 微电子中心微电子中心20212021年年1212月月3434n在Setup RVE 窗口里选中 Edit-in-place while highlighting。这样在底层的错误就可直接跳到可编辑状态。 n在Calibre菜单里选中Setup下的 RVE 命令 2006 2006 微电子中心微电子中心20212021年年1212月月3535n点开一个具体的错误，比如下面的第一个 Check GT_7-1 Er

17、ror ，有一个错误：01，双击01，版图上就会直接显示当前错误所在的位置。你改完当前错误后就可在01点击右键选中 Error Fixed 这样就表示这个错误已修改，相应的01 也会变成01 。n这个RVE窗口的下面Checktext 为当前错误的注释，这个注释是Rule File里以开头的语句。n右边的窗口为错误所在的坐标。Click坐标，可刻在Layout Tool (如Virtuoso Layout Editor)上show出此error 的edge。每个错误有几个edge就有几个坐标。nCell :显示此错误在底层单元中的坐标。nTop :显示此错误在顶层单元中的坐标。n两坐标不一定相

18、同。 2006 2006 微电子中心微电子中心20212021年年1212月月3636n当我们修改完layout时再依照上面的流程run DRC即可不用再导出*.gds文件。n当你的DRC RVE 的图显示 No Errors 时，这就表示你的layout 已经通过了DRC 的检验。n清除高亮。n高亮显示上一个错误。n高亮显示当前的错误。n高亮显示下一个错误。 2006 2006 微电子中心微电子中心20212021年年1212月月3737用commond line 来运行Calibre DRC检查n先必须有一个完整的规则检查文件，必须包含运行设置、层次定义、层次运算、规则检查等几部分。n在U

19、NIX的命令窗口里输入 calibre hier drc rulefile 。n运行完后可在Cadence的版图窗口里的Calibre菜单点出start RVE ，或者在命令窗口里输入 calibre rve ,然后就可进行DRC错误的修改了。n也可输入 calibre gui 调出calibre 图形界面，具体的运行方式类似Cadence环境下的模式。lGo back 2006 2006 微电子中心微电子中心20212021年年1212月月3838Calibre LVSn为什么要做LVS？LVS 作了些什么？nAPR (Automatic place and Route)自动布局布线工具作出

20、的版图，基本上是正确的。但是，不能保证APR 工具是绝对正确的，也就是说，APR 工具可能会出错。为了发现并改正APR 工具布线的错误，需要做LVS。n另外，从版图中提取电路图，同样需要验证电路图与版图的一致性。nLVS的目的就是证明版图的逻辑与网表是一致的，APR 将网表实现成了版图，现在LVS 要证明这个实现是正确的。lGo back 2006 2006 微电子中心微电子中心20212021年年1212月月3939nLVS 的流程是：l从APR 工具实现的版图中提取（extract）出一个网表。l将这个提取出的网表与APR 工具要实现的网表比较，它们应该相同。l如果两个网表不一样，这时手工

21、修改版图，使之与要实现的网表相一致。n上图描述了Calibre LVS 的flow。 2006 2006 微电子中心微电子中心20212021年年1212月月4040LVS Rule Filen下面是一个简单的calibre LVS Rule File，右边后内容是对它的解释。nLAYOUT SYSTEM GDSII 指定layout 的格式为gdsnLAYOUT PATH “/user/joeb/proj/layout/ictr” 指定版图的路径nLAYOUT PRIMARY CalibreM 版图的top cellnSOURCE SYSTEM SPICE 指定source 的格式为spic

22、e 网表nSOURCE PATH “/user/joeb/proj/logic/ictr” source 的路径nSOURCE PRIMARY CalibreM source 的top cellnMASK RESULTS DATABASE CalibreM.db LVS 的结果保存文件，将来指导改正版图nLVS REPORT CalibreM.rpt report 文件nlayer PWELL 1 读入版图的各层信息nlayer OXIDE 2nlayer RES 3nlayer POLY 4nlayer NPLUS 5nlayer PPLUS 6nlayer CONTACT 7nlayer

23、METAL1 8 2006 2006 微电子中心微电子中心20212021年年1212月月4141LVS Rule Filenlayer VIA 9nlayer METAL2 10nchip = extentnnsub = chip not pwell 进行layer operation。ngate = oxide and polynsd = oxide not polynngate = gate and nplusnpgate = gate and pplusnpsd = sd and pplusnnsd = sd and nplusnsdm = pplus or nplusnconnect

24、 psd pwell 定义连接关系nconnect nsd nsubnconnect metal1 poly nsd psd by contactnconnect metal2 metal1 by viandevice mn ngate poly nsd nsd pwell 0 提取 nmosndevice mp pgate poly psd psd nsub 0 提取 pmosnCalibre 根据这个Rule File 提供的信息，首先从版图中提取出一个网表，再将这个网表与APR要实现的网表进行比较，判断APR 生成的版图是否正确。 2006 2006 微电子中心微电子中心20212021

25、年年1212月月4242LVS Rule Filen这个Rule File 首先设置LVS 的运行环境，然后读入版图各层的信息，接下来进行layer的运算，为下一步提取device 作准备。nConnect layer1 layer2 是定义连接关系，提取版图时将根据这个信息来提取连接关系。ndevice mn 。是提取具体的mos 管nmn 指提出的device 为nmos 管，ngate 的解释为seed，即只要在版图上发现ngate，就提出一个nmos 管，seed 后面的四个参数为 G S D B ,分别为nmos 管的4 各pin。n根据device 指令，calibre 从版图中提

26、出各种device，根据connect 指令提出连接关系。n提出完整的netlist 后，calibre 会与source netlist 比较，来判断网表与版图是否一致。 2006 2006 微电子中心微电子中心20212021年年1212月月4343nLVS流程n专门建立一个新的文件夹用于此次LVS 。n将Rule File拷贝至此文件夹。n从版图中导出GDS文件至此文件夹下，操作同DRC时导出版图，亦可在Calibre DRC 图形界面中选择从当前版图中导出GDS 文件。n利用Analog Environment 中的hspiceS 从电路图中导出网表。下面是导出网表的图示。 2006

27、2006 微电子中心微电子中心20212021年年1212月月4444n在Simulator中选择hspiceS 2006 2006 微电子中心微电子中心20212021年年1212月月4545n将电路图网表拷贝至你所建立的新目录scj_lvs中与*.gds和rule file 放置在一起，此时要修改电路图网表的内容，使其与layout有相同的model name，以及把VDD!等的惊叹号去掉，以保持与layout网表的一致性。 2006 2006 微电子中心微电子中心20212021年年1212月月4646 2006 2006 微电子中心微电子中心20212021年年1212月月4747n在

28、VIM中少量替换可以使用%substitute/from/to/命令。n如果需要修改的model name 比较多的话，可使用上面的脚本，将相应项目替换掉即可。 2006 2006 微电子中心微电子中心20212021年年1212月月4848n启动LVS方法（三种方法启动图形界面）n在版图的Calibre菜单下点出 RUN LVS 命令n在命令窗口里输入 calibre gui 启动calibre GUI,再选择LVSn直接在命令窗口里输入calibre gui -lvs 2006 2006 微电子中心微电子中心20212021年年1212月月4949nRunset File是RUN LVS时

29、需要填入的一些设置，方便于下次RUN。第一次由于没有，所以就选择New Runset ,等第一次RUN完后，可以将填入的设置存成一个Runset File。再RUN LVS时，可以将这个Runset File Load进来。同RUN DRC。 2006 2006 微电子中心微电子中心20212021年年1212月月5050n上面的窗口中，可以看到 Rules 与 Inputs 两个命令是红色的，表示 RUN LVS 需你设置的。n点击 Rules 命令，在 CalibreLVS Rules File 的命令行里输入用来做 LVS检查的文件（SVRF），这个文件里包括了一些层次及器件的定义等。n

30、在 CalibreLVSun Directory 里输入你要 RUN LVS 的路径，建议建一个专门的目录。可以看到这时Rules 已经变成绿色，表示 Rules 里设置完成了。每个命令行后面的可以帮助你选择文件。 2006 2006 微电子中心微电子中心20212021年年1212月月5151n点击Inputs 命令，如果选择Layout vs Netlist ,则在Layout 命令行里输入你要检查的版图的GDS，假如你已经当前版图输出GDS 了，可以输入已经生成的GDS。假如你还没有输出GDS，可以选下面的Import layout database from layout viewer

31、 设置，这样Calibre 在Run LVS 时就先把当前的版图输出GDS，名字就是你上面输入的GDS 名。nPrimary Cell 的命令行里就是当前的顶层单元名。nLayout Netlist 的命令行里填入版图提取出 SPICE 网表的名称。 2006 2006 微电子中心微电子中心20212021年年1212月月5252n如果选择Netlist vs Netlist , 此时layout 选项中的Files 不可选，则必须已经有了layout的网表，在Layout Netlist命令行里填入layout网表的名称。n如果选择Netlist Extraction ,则只从layout中

32、抽取出网表，不与电路图网表进行比对。nPrimary Cell 的命令行里就是当前的顶层单元名，与上面Layout vs Netlist 时相同。 2006 2006 微电子中心微电子中心20212021年年1212月月5353n在Files命令行里填入逻辑网表。n可以选择从电路图中自动导出，此电路图应与当前版图在同一个Library里的同一个Cell里，自动导出的网表为cdl格式。n通常利用Import自动产生Source netlist 后，其device的model name会与layout不匹配，因此常需要自行修正。nPrimary Cell里填入逻辑的顶层单元名。n使用hspice格

33、式的网表时，由于其顶层单元不包括.subckt语句，所以就用”.”填入。因为填“.”时，LVS只读取.subckt语句之外的内容。n使用cdl格式的网表时，有.subckt语句来定义顶层单元名，就填入顶层单元名。n建议使用hspice格式的网表。 2006 2006 微电子中心微电子中心20212021年年1212月月5454n以此为例说明spice格式网表与cdl网表的区别。 2006 2006 微电子中心微电子中心20212021年年1212月月5555n点击Netlist边上的H-Cells，选中Match cells by name(automatch)选项。Calibre Hiera

34、rchical LVS是先完成底层单元的比对，但需要将底层单元设为H-Cells。如果一个单元只调用了一次，没必要将它设为H-Cells。但被调用了多次时，将它设为H-Cells时会大大减少LVS时间。如果你清楚的知道你电路里的单元时，你可编辑一个H-Cell文件，格式如下：/是注释。n/Layout cell Name Source cell namen ABC DEFn ABC GHIn UVW XYZn RST XYZn可见单元名可以1 VS N 或者N VS 1 ,但是不要出现M VS N 的情况。当有这个文件时就可以选中Use H-Cells file选项，在命令行里填入H-Cell

35、s文件。没有就选中Match cells by name(automatch)将版图里和逻辑里单元名相同的设为H-Cells.nHCells是使用Hierarchical模式做LVS时才需设定，否则不需额外去做设定。使用Hierarchical模式下最常见的设定是Automatch，一般在Layout所用的Cell Name于Schematic 的Cell Name 不一致的情况下方需设定HCells. 2006 2006 微电子中心微电子中心20212021年年1212月月5656n在LVS Report File 的命令行里输入LVS输出的文本文件的路径及名称。n在SVDB Directo

36、ry 的命令行里输入LVS输出的数据存放的路径。这个数据是用Calibre RVE来Debug时读入的数据。n选择run完LVS后检视Report。n建SVDB database并在run完LVS后开启RVE来检视error。 2006 2006 微电子中心微电子中心20212021年年1212月月5757nSetup-LVS Optionsn在Options里的Supply选项里选中Abort LVS on power/ground net errors,这个选项的目的是当电源地短路时中断LVS.n如果出现电源地短路,再RUN LVS时就不选这个选项，这样LVS就不会中断并且会报出电源地短路

37、的地方。n但是不选这个选项会RUN很长时间，所以一般都会选上这个选项。n在Power nets 和Ground nets 两个命令行里分别输入电源地的名称。一般rule file里已经写好了，load rule file 或 runset file时自动会填在这里面。 2006 2006 微电子中心微电子中心20212021年年1212月月5858n在Report 选项里的LVS Report Options 里选中S选项。这样在LVS Report File 里会输出详细的软连接的冲突。n软连接(soft connect) 是将电位单向由上传至下层的layer,以用来检查是否有不同电压准位透

38、过底层连接，或是上层电位是从底层传递过去的。nSoft connect VSS unknow _nconnect 是双向传递电位的，由上至下或由下至上传递。nconnect VSS VSS _ 2006 2006 微电子中心微电子中心20212021年年1212月月5959n在 Gates 选项里选中 Recognize all gates 选项，目的是 Calibre LVS 能以所有的逻辑门（与非门、倒相器、或非门、与或非门等）为单元来比对。n选中 Recognize simple gates，只能以基本的逻辑门（倒相器、与非门、或非门）比对。n选中 Turn gate recogniti

39、on off 时，LVS将以单管为单位来比对。当你允许逻辑门的输入可以互换时选前两个，如果你不允许时就选最后一个。 2006 2006 微电子中心微电子中心20212021年年1212月月6060n当你要在RUN LVS 的同时RUN ERC 检查时选中ERC 选项，选中Run ERC 选项n在ERC Results File 命令行里填入ERC 的结果数据的路径和名称。n在ERC Summary File 命令行里填入ERC 的简述文件的路径和名称。 2006 2006 微电子中心微电子中心20212021年年1212月月6161n在Connect 选项里选中Connect nets wit

40、h colon(:) ,当你的版图里有用TEXT 加冒号来表示两条线的连接时要选中这个选项。 2006 2006 微电子中心微电子中心20212021年年1212月月6262nTranscript 记录Run LVS的过程与相关信息，无法顺利执行，可由此看错误讯息，亦可用Transcript - Save as 存成log file。nRun LVS 执行Calibre LVS check。n可点击Start RVE 自行以手动方式开启RVE视窗。nRun Calibre LVS的相关option，可决定是n否以64bit，远端操作，或多台server执行，n一般均改变预设值。 2006 20

41、06 微电子中心微电子中心20212021年年1212月月6363n在Report 上出现笑脸符号代表LVS check正确，RVE也将显示Design Match. 2006 2006 微电子中心微电子中心20212021年年1212月月6464n利用Calibre LVS RVE来分析版图 2006 2006 微电子中心微电子中心20212021年年1212月月6565n有关Net PON 的信息n双击Net PON in layout cell T.n版图上立即高亮显示 2006 2006 微电子中心微电子中心20212021年年1212月月6666n双击具体某层数据比如metal1，则

42、版图上在layer metal1立即高亮显示net PON。 2006 2006 微电子中心微电子中心20212021年年1212月月6767nDevice 是指版图中的一个管子，器件nX89/X5479/M1是层层调用的关系nInstance 是指底层单元单元nTCM13_33_DIFFRCVR在layout netlist中编号为X89 2006 2006 微电子中心微电子中心20212021年年1212月月6868n可以通过点击Net by location,然后在版图中选择要查看的net.n查找Device ,instance ,port 的方法与net相同。n还可以通过Locatio

43、n Queries来查找。 2006 2006 微电子中心微电子中心20212021年年1212月月6969LVS 错误举例nRVE 显示有四处net 错误，一处port 错误，一处instance 错误，一处property 错误。 2006 2006 微电子中心微电子中心20212021年年1212月月7070nRVE 显示有四处net 错误，点开第二个错误，下面显示了详细的incorrect nets 的信息。LAYOUT 中一条net 对应着电路图中的两条net ,表示电路图中有一处Open Circuit 开路错误。 或者是layout 中有一处Short Circuits 短路错误

44、。n双击LAYOUT NAME 中的Net X89/inp ,则会打开版图并高亮此net . 2006 2006 微电子中心微电子中心20212021年年1212月月7171n通过版图中高亮的net ,找出与此错误有关系的cell ,然后在电路图上在根据cell ,找出有错误的net ,如下图所示n左右两条红线net ,在版图上是连起来的，所以修正电路图如下图所示 2006 2006 微电子中心微电子中心20212021年年1212月月7272n点开第三个错误，下面显示了详细的incorrect nets 的信息。LAYOUT 中两条net 对应着电路图中的一条net ,表示layout 中有

45、一处Open Circuit 开路错误。 或者是电路图中有一处Short Circuits 短路错误。 2006 2006 微电子中心微电子中心20212021年年1212月月7373 2006 2006 微电子中心微电子中心20212021年年1212月月7474n版图上a1 和a2 是两条net ,而在电路图上两条线连了起来，修正后如右图所示。 2006 2006 微电子中心微电子中心20212021年年1212月月7575nRVE 显示property 参数错误，mos管的宽度不匹配。n双击LAYOUT 下边的X89/X8422/M0 ,在版图中高亮这个晶体管。n电路图中multipli

46、er 参数错误。nProperty 错误 2006 2006 微电子中心微电子中心20212021年年1212月月7676nRVE 显示port 错误，在下面可以看到，layout 中的port DOUT 在source 中对应着DOUT_E ,把名字改过来即可。nPort 错误 2006 2006 微电子中心微电子中心20212021年年1212月月7777nInstance 错误n从版图中可以看到M_133一端接VD33，所以其model name 应该填PD，然后在导出的spice网表中再改为P33即可。 2006 2006 微电子中心微电子中心20212021年年1212月月7878n

47、从右面三张图上可以看到，M_130_133 上的bulk一端，layout与source上不一致，将电路图上的bulk node connection 的值改为与版图一致的VD33 即可。 2006 2006 微电子中心微电子中心20212021年年1212月月7979How to read Calibre lvs reportnLvs中Input和Output的信息：n该部分主要记录calibre中的一些信息，例如layout，netlist，report file，运行时间以及calibre的版本信息。 2006 2006 微电子中心微电子中心20212021年年1212月月8080nLvs是否匹配最明显的标志：NOT COMPARED, CORRECT 和 INCORRECTnNOT COMPARED: lvs没有完成，会有Error信息出现在report file的开头，提示为什么lvs没有进行，一般是lvs文件中input的信息不对；nCORRECT：layout与netlist匹配；nINCORRECT: layout与netlist不匹配，有error信息提示，表示具体不匹配的原因； 2006 2006 微电子中心微电子中心20212021年年1212月月8181nLVS PARAMETERS部分：这部