数字电子电路仿真

1、.莁蒅螇袈芇蒅袀肄膃蒄蕿袇聿蒃螂肂肅蒂袄羅莄蒁薄膀芀蒀蚆羃膆葿螈腿肂蕿袁羂莀薈薀螄芆薇蚃羀节薆袅螃膈薅薅肈肄薄蚇袁莃薃蝿肆艿薃袁衿膅蚂薁肅肁蚁蚃袈荿蚀螆肃莅虿羈袆芁蚈蚈膁膇芅螀羄肃芄袂膀莂芃薂羂芈莂蚄膈膄莁螇羁肀莁衿螃蒈莀虿罿莄荿螁袂芀莈袃肇膆莇薃袀肂莆蚅肆莁蒅螇袈芇蒅袀肄膃蒄蕿袇聿蒃螂肂肅蒂袄羅莄蒁薄膀芀蒀蚆羃膆葿螈腿肂蕿袁羂莀薈薀螄芆薇蚃羀节薆袅螃膈薅薅肈肄薄蚇袁莃薃蝿肆艿薃袁衿膅蚂薁肅肁蚁蚃袈荿蚀螆肃莅虿羈袆芁蚈蚈膁膇芅螀羄肃芄袂膀莂芃薂羂芈莂蚄膈膄莁螇羁肀莁衿螃蒈莀虿罿莄荿螁袂芀莈袃肇膆莇薃袀肂莆蚅肆莁蒅螇袈芇蒅袀肄膃蒄蕿袇聿蒃螂肂肅蒂袄羅莄蒁薄膀芀蒀蚆羃膆葿螈腿肂蕿袁羂莀薈薀螄芆薇蚃

2、羀节薆袅螃膈薅薅肈肄薄蚇袁莃薃蝿肆艿薃袁衿膅蚂薁肅肁蚁蚃袈荿蚀螆肃莅虿羈袆芁蚈蚈膁膇芅螀羄肃芄袂膀莂芃薂羂芈莂蚄膈膄莁螇羁肀莁衿螃蒈莀虿罿莄荿螁袂芀莈袃肇膆莇薃袀肂莆蚅肆莁蒅螇袈芇蒅袀肄膃蒄蕿袇聿蒃螂肂肅蒂袄羅莄蒁薄膀芀蒀蚆羃膆葿螈腿肂蕿袁 第八章 数字电子电路仿真8.1 组合逻辑电路分析按图8.1-1所示，创建一组合逻辑电路，输入变量A，B，C分别由三只开关D，E，F控制接入电平的高，低。输出端L由指示灯的亮，灭表示高，低电平。将测试结果输入到逻辑转换仪真值表区，选择真值表简化表达式转换方式，得到简化逻辑表达式（L=A+B+C）。选择表达式逻辑电路转换方式可得到如图8.1-3（A）所示的逻辑

3、电路，若选择表达式与非逻辑电路转换方式则可得到如图8.1-3（B）所示全部由与非门组成的逻辑电路。要获取给定组合逻辑电路的真值表，除了可以用上述直接测试的方法以外，还可以将创建好的逻辑电路输入端连接至逻辑转换仪的输入端，将电路的输出端连接至逻辑转换仪的输出端，如图8.1-4所示。然后选择电路真值表转换方式直接获取真值表，再选择真值表简化逻辑表达式转换方式，最后根据需要选择表达式逻辑电路，或者表达式与非逻辑电路获得简化的逻辑电路。8.2 组合逻辑电路设计一般组合逻辑电路设计过程可归纳为：分析给定问题列出真值表，由真值表求得简化的逻辑表达式，再根据表达式画出逻辑电路。这一过程可借助逻辑转换仪完成。

4、例：试设计一个路灯控制逻辑电路，要求在四个不同的地方都能独立的控制路灯的亮灭。解：设该逻辑电路四个输入变量为：A，B，C，D，分别由E，F，G，H四个开关控制，接入高电平（+5V）作为逻辑“1”，接入低电平（“地”）作为逻辑“0”。逻辑电路输出端L接一指示灯模拟所控制的路灯，输出高电平（逻辑“1”）时指示灯亮，输出低电平（逻辑“0”）时指示灯灭。（1）打开逻辑转换仪面板，在真值表区电击A，B，C，D四个逻辑变量建立一个四变量真值表，根据逻辑控制要求在真值表区输出变量列中填入相应逻辑值（2）点击逻辑转换仪面板上“真值表简化逻辑表达式”按钮，求得简化的逻辑表达式。（3）点击逻辑转换仪面板上“表达示

5、电路”按钮，获得逻辑电路如图8.2-2（虚线以下部分）所示。（4）逻辑功能测试：在通过逻辑转换仪获得的逻辑电路四个输入端接入四个开关，用来选择“+5V）或“地”，输出端L接指示灯，如图8.2-2虚线以上部分所示。按上述方式选择不同的开关状态组合，观察指示灯的亮灭可对真值表的状态逐一验证。8.3 组合逻辑常见功能测试通过对逻辑部件的功能测试，有助于加深对该部件逻辑功能的理解，为熟悉应用该部件打下基础，同时进一不熟悉有关测试一起的使用方法。例1 全加器逻辑功能测试：（1） 打开EWB的主界面，从数字器件库中调出全加器，再从仪器库中调出逻辑转换仪，将全加器的输入端A，B，C1分别与逻辑转换仪输入端A

6、，B，C相连，将全加器的输出端与CO通过选择开关S与逻辑转换仪输出端相连，得全加器测试电路如图8.3-1所示。（2） 点击（选中）全加器，再点击帮助按钮（？），得到全加器的功能表 。（3） 通过选择开关S将全加和（）端连至逻辑转换仪输出端，双击逻辑转换仪图标，展开逻辑转换仪面板，单击逻辑电路真值表按钮可获得全加和真值表，单击真值表简化表达式按钮可获得简化的逻辑表达式。（4） 通过选择开关S将全加器进位输出端CO与逻辑转换仪输出端相连，展开逻辑转换仪面板，单击逻辑电路真值表按钮可获得全加进为真值表，单击真值表简化表达式按钮可获得简化的逻辑表达式。例2 多路数据选择器功能测试（1） 在EWB主界面

7、中打开数字器件库，选择八选一数据选择器74151，其功能表（略），逻辑符号参见图8.3-6。功能表中C，B，A为通道地址选择。G为使能端，低电平有效。Y为数据输出端，W为反相数据输出端。（2） 由仪器库中调出字信号发生器和逻辑分析仪，将数据选择器的八个输入通道（D0D7）分别与字信号发生器的八个输出段和逻辑分析仪的八个输入端项链。将数据选择器的数据输出端（Y）和反相数据输出端（W）分别连到逻辑分析仪的两个输入端。将通道地址输入端（C，B，A）分别通过三个开关（C，B，A）选择高，低电平，实现通道地址编码。测试电路连接如图8.3-6所示。（3） 设置字信号发生器。展开字信号发生器面板，在字信号编

8、辑区内写入两位不同的十六进制数。选择字信号发生器的工作频率为1KHZ。（4） 多路数据选择器功能测试。通过改变开关C，B，A的连接方式，选择多路数据选择器的一路输入通道（图8.3-6选择了D0通道）。展开逻辑分析仪面板，按下启动开关，逻辑分析仪面板上将展现出多路数据选择器的工作波形。按下暂停按钮，可仔细观察各波形之间的逻辑关系。可连续改变通道地址观察输出与输入通道之间的选择关系。8.4 递增集成计数器的应用 在EWB主界面下打开数字器件库，选择集成计数器74160，其电路符号见图8.4-3所示。1 74160基本功能测试74160为一具有清零与置数功能的十进制递增计数器，由显示器件库中选择带译

9、码器的七段显示数码管与计数器输出端相连，在信号源中选择方波电压（频率1KHZ，占空比50，幅值5V）作为计数器的时钟脉冲源，将脉冲源及计数器输出端连接至逻辑分析仪输入端便于观察波形，所连电路如图8.4-3所示。 在EWB主界面内建立图8.4-3所示电路后，可按功能表要求，在清零（CLR）与置数端（LOAD）分别接入相应电平可测试清零与置数功能。闭合仿真电源开关，双击逻辑分析仪图标可观测到计数器工作波形。由上到下依次为时钟脉冲（CLK），QA，QB，QC，QD和进位控制脉冲（RCO）波形。两个读数指针之间为一个计数周期的工作波形。 2. 用“反馈清零”法组成任意进制递增计数器在实际工作中，经常需

10、要组成非十进制（N进制）递增计数器，欲 组成N进制递增计数器，只要将计数器第N状态中输出为“1”的Q端，经与非门“与非”后控制清零端（CLR）即可（因为计数器74160清零端低电平有效）。例如：我们将74160输出端QA和QD通过与非门控制计数器的清零端，即可将十进制递增计数器74160改造成九进制递增计数器，改造后的电路如图8.4-6所示。两读数指针之间为一个九进制计数周期工作波形。显然，通过选择计数器不同输出端 作为反馈端，利用一片74160可组成10以内任意 进制递增计数器。8.5 集成可逆计数器的应用在EWB主界面下打开数字器件库，选取十进制可逆集成计数器74190，其电路符号见图8.

11、5-2。1. 74190功能测试74190为一具有置数功能的十进制可逆计数器，由显示器件库中选择带译码器的七段显示数码管与计数器输出端相连，将脉冲源及计数器输出端连接至逻辑分析仪输入端便于观察波形，所连电路如图8.5-2所示。通过敲击K键，控制开关S将减/加（D/U）计数控制端接高电平或低电平，实现十进制递减或递增计数体制的转换。按功能表要求，可对置数，递增，递减计数进行测试。图8.5-2为十进制可逆计数器递减计数工作方式。闭合仿真电源开关，双击逻辑分析仪图标可观测到计数器工作波形。由上到下依次为时钟脉冲（CLK），QA，QB，QC，QD和借位控制脉冲（RCO）波形。敲击K键，使减/加（D/U

12、）控制端通过开关接地，使74190工作在十进制递增计数工作状态。通过逻辑分析仪显示74190十进制递增计数器工作波形。2. 集成计数器的级连集成计数器的级连可采用同步或异步两种方式，可根据借位或进位信号以及控制端的特征而定。用两片74190采用同步级连方式构成的100进制递减计数器如图8.58-5所示。两片74190（C1，C2）分别连接成十进制计数方式，因为个位计数器（C2）的借位信号（RCO）只在“0”状态时输出低电平，将其连接到十位计数器（C1）的计数容许端（CTEN，低电平有效），这样，只有在低位计数器输出的借位信号有效（低电平）时，才允许高电位计数器计数，从而实现了同步级连。因为集成

13、计数器74190是在时钟脉冲上跳沿触发，因此，我们可以利用低位计数器的借位输出脉冲直接作高位计数器的触发脉冲。高低位计数器组成异步级连方式。图8.5-6所示66进制递减计数器就是采用异步级连方式。3. 用“反馈置数”方式组成零为无效状态的任意进制递减计数器 选用两片74190分别连接成十进制递减工作方式，将个位计数器的借位信号（RCO）连接到十位计数器的脉冲输入端（CLK）组成异步计数方式。将两片计数器（C1，C2）的RCO端通过或门控制两片计数器的置数控制端（LOAD），将两片计数器的置数输入端（D，C，B，A）根据进制要求作适当连接，该减法计数器在“00”状态的瞬间完成置数（可以在100以

14、内任意选择）。因此，利用两片74190可组成零状态为无效状态的100以内的任意进制递减计数器。图8.5-6 为一零为无效状态的66进制递减计数器。4.用“反馈置数”方式组成零为有效状态的任意进制递减计数器对十进制递减计数器而言，“0”状态之后，一定是状态“9”，我们可以利用QD和QA相“与”后，完成任意进制置数。即利用“9”状态出现的瞬间之特征（QD=QA=1），借助置数控制端LOAD和置数输入端A，B，C，D，将“9”置换为任意进制数“N”。图8.5-7为一采用异步级连方式的零为有效状态的66进制递减计数器。图8.4-5是“利用反馈清零”法组成的零有效九进制递增计数器，利用“反馈置数”法同样

15、也可以组成零为无效状态的任意进制递增计数器，对74190而言，令其工作在递增计数方式下，同样也可以利用“反馈置数”法组成零状态有效或无效的任意进制递增计数器。8.6 555定时器的应用1. 555定时器及其组成的多谐振荡器555定时器是一种将模拟功能与逻辑功能巧妙结合在一起的中规模集成电路，其功能灵活，使用范围广，只要外部配上2，3个阻容元件，就可以构成单稳，多谐或施密特电路。该电路在定时，检测，控制，报警等方面得到广泛应用。 图8.6-1是利用555定时器构成的多谐振荡器。 2. 用555定时器组成波群发生器 在EWB主界面下打开混合集成电路库，选择两片555定时器并配以适当外围元件组成图8

16、.6-3所示电路，电路中左右两片555定时器分别构成两个振荡频率不同的多谐振荡器。因为左边振荡器的充放电时间常数远大于右边振荡器的充放电时间常数，因此左振荡器的振荡周期远大于右振荡器，将左振荡器输出连接到右振荡器的复位端，左振荡器输出高电平时，右振荡器产生高频振荡，输出低电平时停振，从而构成波群发生器。 3. 555定时器组成报警电路在EWB主界面下打开混合集成电路库，选择两片555定时器并配以适当外围元件组成图8.6-5所示电路，其基本结构与上述波群发生器类似，不同点是将左振荡器的输出接到右振荡器的控制电压输入端，利用左振荡器的高，低电平控制右振荡器产生两个不同频率的振荡，可推动扬声器产生报

17、警音响效果。利用555定时器组成报警电路还有多种方案，例如：可将左振荡器电容上的三角波电压接至右振荡器的控制电压输入端，使右振荡器产生变频振荡，产生报警效果。8.7 JK触发起及其应用1. JK触发器功能测试在数字器件库中取一低电平触发，低电平置位和复位的JK触发器搭成图8.7-1所示的测试电路。闭合仿真电源开关，双击逻辑分析仪图标，展开逻辑分析仪面板，选择合适的时基，得到JK触发器工作电压波形图。波形图直观的反映了Q端与时钟脉冲之间的2分频关系，Q与Q端之间的非逻辑关系，以及时钟脉冲下跳沿与Q和Q翻转的对应关系。还可以单独接入高，低电平，观察置位和复位功能。 2. 利用JK触发器构成分频器利

18、用4个JK触发器按二进制同步计数器级连方式进行连接，得图8.7-3所示的十六分频器（四位二进制同步递增计数器）。将时钟脉冲（CLK）及四个触发器的Q端（Q0，Q1，Q2，Q3）自上而下，依次接入逻辑分析仪。得到工作（时序）波形，显示出触发器输出端Q0Q3与时钟脉冲之间分别为2，4，8，16分频关系。8.8 D/A转换器1. D/A转换电路原理分析在EWB主界面下打开相应器件库，选择有关器件接成图8.8-1所示D/A转换器电路，该 电路为R2R T型D/A转换电路，开关D3，D2，D1，D0分别由关键字D，C，B，A控制接“0”或接“1”。无论开关接“0”（地）还是接“1”（虚地），电阻网络各支

19、路电流分配关系不变。 Vref为输入基准电压，因为由基准电压VREF端输入的等效电阻为R，因此输入电流Iref=Vref/R，由此进一步分析不难获得输出电压与输入基准电压和各开关量之间的关系式为：VO=-Vref/16*（D3*8+D2*4+D1*2+D0*1）。 显然：当D3，D2，D1，D0=0001时，VO=-VREF/16为D/A转换器的分辨率。 当D3，D2，D1，D0=1111时，VO=-15*VREF/16为D/A转换器的满度值。以上所述，均可通过改变开关位置，观测电流表和电压表显示数值而得到验证。2. 集成D/A转换电路测试图8.8-2为一集成D/A转换器测试电路，其中：D0D

20、7：八位二进制数码输入，通过开关AH选择输入高电平（+VCC）或低电平（地）。VO：电压输出端。VREF：输入基准电压。D/A转换器输出电压表达式：VO=Vref×D/256=10V×D/256 其中：D为输入二进制数码所对应的十进制数。例：图8.8-2中输入二进制码为：10011001，转换成十进制数为：D=128+16+8+1=153。因此：VO=10V×153/256=5.977V，与电路实测结果一致。8.9 A/D转换器 图8.9-1为一A/D转换测试电路，其中： VIN：模拟电压输入端。 D0D7：二进制数码输入DUAN 4。 Vref+：上基准电压输入

21、端。 Vref-：下基准电压输入端。 SOC：数据转换启动端（高电平启动）。 OE：三态输出控制端。 EOC：转换周期结束指示端（输出正脉冲）。 在图8.9-1所示电路中：基准电压Vref=5V。输入模拟电压由电位器R提供，大小由R调节，由电压表指示。输入模拟电压与输出数字量的关系式：Vin=（输出数字量所对应的十进制数）×Vref/256。输出二进制数：Bin=Vin×256/Vref。输出二进制数由带译码器的7段LED显示数码管以两位十六进制数形式显示。在图8.9-1所示电路中输出数字量理论计算值：BIN=2V×256/5V=102.4（十进制数）。数码管显示

22、实际值：0110010=64+32+4+2=102（十进制数）。两者基本相符。8.10 锁相环锁相环是数字频率合成的核心部件，锁相式频率合成器能给出长期和短期稳定度都比较高的输出频率信号，信道树木多，体积小。利用分频技术可以产生小于或等于基准频率的各种参考频率信号，通用计数器可以作为分频器，若在前面加上高速前级脉冲计数器则整个电路作为高速分频器使用，分频系数N越大，分频后的噪声越小。锁相环一般由环路滤波器，压控振荡器，数字分频器和鉴相器构成。其主要参数包括：鉴相器转换增益，压控振荡器（VCO）转换增益，压控振荡器自由振荡频率和输出电压幅值等。图8.10-1是一个锁相环简单测试电路，敲击A健使开

23、关S分别为环路滤波器输入端（FI）选择10V和5V两档输入电压，用示波器的VA通道监视压控振荡器输出电压（VO），VB通道监视环路滤波器输出电压（FO）。若在环路滤波器输入端施加连续变化的模拟电压，则压控振荡器将输出连续变频电压。读者可自行设计相关测试电路。 第九章 电子电路系统仿真本章主要介绍小型电子电路系统的设计与仿真，用好EWB的子电路功能，将使系统分析过程大大简化。9.1 多波形函数发生器 1. 方波三角波发生器 利用集成运算放大器构成的多波形函数发生器电路如图9.1-1所示，其中AR2组成迟滞比较器，AR3组成积分器，通过正反馈环路使电路产生振荡，便可在AR2输出端（VO1）产生方波

24、输出。该方波经AR3积分后，在其输出端（VO2）产生三角波输出。 在图9.1-1中给定参数条件下，用示波器测得VO1（VA）和VO2（VB）的电压波形。 敲击W键，调节可变电阻器R11，可改变积分器的充放电时间常数，从而改变三角波和方波电压周期。2. 锯齿波窄脉冲发生器 若敲击K键，将开关S1闭合，则导引二极管D3和电阻R16并联，使积分器在两个方向上的积分时间常数产生较大差异，使三角波电压下降边时间大大缩短，从而将三角波变为锯齿波，而方波则由于正负半周严重不对称，而成为窄脉冲。读者可改变参数通过示波器自行观测波形变化。 3. 方波正弦波发生器 在图9.1-1中，集成运放AR1组成带通滤波器，

25、其功能是将输入方波电压经过带通滤波转换为特定频率的正弦波电压输出。 我们先单独对AR1组成带通滤波器进行交流频率分析，分析电路如图9.1-3所示，选择EWB分析菜单中的交流频率分析项，在交流频率分析参数设置对话框中，设置扫描起始和终止频率为1HZ和1MHZ，扫描形式为十进制，纵向尺度为线性，输出端为节点3。电击仿真按钮后得到频率响应曲线。将带通滤波器输入端接至方波发生器输出端可变电阻R10的抽头处（见图9.1-1），将示波器VA接方波发生器输出VO1，VB接正弦波输出端VO3，闭合仿真电源开关，打开示波器面板，测得方波及方波经带通滤波后转换之正弦波。敲击R键，调节可变电阻R10，可调节带通滤波

26、器输入方波电压的幅值，进而调节正弦波电压的幅值。9.2 单电源互补对称功率放大器（OTL）一单电源互补对称功放电路如图9.2-1所示，因为电源电压（V1）为15V，因此，静态时可调整R9或R6使Q1射极直流电位为7.5V（如电压表M1所指示）。电路的交流电压放大倍数： 。电路的最大输出电压峰值：， 式中：VCES为晶体管Q1或Q2的饱和压降。最大输出功率： 。读者在做输出功率仿真测试时，可通过测量负载电阻（R7）两端的电压有效值换算得到。9.3 双电源互补对称功率放大器（OCL） 一双电源互补对称功放电路如图9.3-1所示。电路的交流电压放大倍数：。电路的最大输出电压峰值：， 式中：VCES为

27、晶体管Q13或Q14的饱和压降。最大输出功率：。同样，读者可通过测量负载电阻（R25）两端的电压有效值，换算出输出功率。9.4 数字钟数字钟电路是一个典型的数字电路系统,其由时,分,秒计数器以及校时和显示电路组成.下面介绍利用集成十进制递增计数器(74160)和带译码器的七段显示数码管组成的数字钟电路.计数器74160和七段显示数码管的功能及使用方法在8.4节已有叙述.1. 利用两片74160组成60进制递增计数器 利用两片74160组成的同步60进制递增计数器如图9.4-1所示，其中个位计数器（C1）接成十进制形式。十位计数器（C2）选择QC与QB做反馈端，经与非门输出控制清零端（CLR），

28、接成六进制计数形式。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端（RCO）接至十位计数器容许端（ENT），完成个位对十位计数器的进位控制。将个位计数器的RCO端和十位计数器的QC、QA端经与们由CO端输出，作进位输出控制信号。当计数器状态为59时，CO端输出高电平，在同步级联方式下，容许高位计数器计数。选择信号源库中的1HZ方波信号作为计数器的测试时钟源。因为秒与分计数均由60进制递增计数器来完成，为在构成数字钟系统时使电路得到简化，我们将图9.4-1虚线框内建立部分用子电路表示。具体操作过程如下：在EWB主界面内建立图9.4-1所示60进制计数器，闭合仿真电源，经过功能

29、测试，确保计数器工作正常。选中虚线框内所示部分电路（Circuit）菜单中的创建子电路（Creat Subcircuit）项，主界面内出现子电路设置对话框，在对话框内添入电路名称（60C）后，选择在电路中置换（Replace in Circuit）项，得用子电路表示的60进制递增计数器如图9.4-3所示。2、用两片74160组成24/12进制递增计数器图9.4-4所示电路是由两片74160组成的能实现12和24进制转换的同步递增计数器。图中个位与十位计数器均接成十进制计数形式，采用同步级连方式。选择十位计数器的输出端QB和个位计数器的输出端QC通过与非门NAND2控制两片计数器的清零端（CLR

30、），利用状态24反馈清零，可实现24进制递增计数。若选择十位计数器的输出端QA与个位计数器的输出端QB经过与非门NAND1输出，控制两片计数器的清零端（CLR），利用状态12反馈清零，可实现12进制递增计数。敲击Q键，使开关K选择与非门NAND2输出或NAND1输出可实现24和12进制递增计数器的转换。该计数器可利用作数字钟的时计数器。 为简化数字钟电路，我们将图9.4-4所示的24/12进制计数器虚线框内电路转换为子电路，转换方法与上述60进制计数器相同。用子电路表的24/12进制同步计数器如图9.4-5所示。3. 数字钟系统的组成利用60进制和24/12进制递增计数器子电路构成的数字钟系统

31、如图9.4-6所示。在数字钟电路中，由两个60进制同步递增计数器完成秒、分计数，由24/12进制同步递增计数器实现小时计数。秒、分、时计数器之间采用同步级连方式。开关K控制小时的24进制和12进制计数方式选择。为简化电路，直接选用信号源库中的方波秒脉冲作数字钟的秒脉冲信号，读者可自行设计独立的秒脉冲源，例如；可利用555多谐振荡器产生的秒脉冲，或者采用石英晶体振荡器经分频器产生秒脉冲。还可以在小时显示的基础上，增加上、下午或日期显示以及整点报时等，这里不再赘述。敲击S和F键，可控制开关S和F 将秒脉冲直接引入时、分计数器，实现校时。对于图9.4-6所示数字钟电路，若要进一步 简化电路还可以利用

32、子电路嵌套功能将虚线框内电路转换为更高一级的子电路，我们将子电路命名为CLOCK，用高一级子电路表示的数字钟电路如图9.4-7所示。今后在设计用到数字钟作单元电路的系统时可直接引用该电路，使系统得到简化。9.5 交通信号灯自动定时控制系统交通信号灯自动定时控制系统用中小规模数字集成电路实现非常方便，而且便于在EWB内进行仿真实验。设系统工作的不十字路口由主、支两条道构成，四路口均设红、黄、绿三色信号灯和用于计时的两位由数码管显示的十进制计数器，其示意图由图9.5-1所示，系统设计与仿真过程如下。1. 系统功能要求（1） 主、支干道交替通行，通行时间均可在099秒内任意设定。（2） 每次绿灯换红

33、灯前，黄灯先亮较短时间（也可在099秒内任意设定），用以等待十字路口内滞留车通过。（3） 主支干道通行时间和黄灯的时间均由同一计数器按减计数方式计数（零状态为无效态）（4） 在减计数器回零瞬间完成十字路口通行状态的转换（换灯）。（5） 计数器的状态由显示器件库中的带译码七段数码管显示，红、黄、绿三色信号灯由显示器件库中的指示灯模拟。2. 系统工作流程图设主干道通行时间为N1，支干道通行时间为N2，主、支干、道黄灯亮的时间均为N3，通常设置为N1N2 N3。系统工作流程图如图9.5-2所示。3. 系统硬件结构框图根据系统工作流程要求，设计硬件结构框图如图9.5-3所示. 4. 系统单元电路设计（

34、1） 状态控制器。 由流程图可见，系统有4种不同的工作状态（S0S3），选用四位二进制递增集成计数器74163作状态控制器，74163的功能表见图9.5-4，电路符号参见图9.5-5，取低两位输出QB、QA作状态控制器的输出。状态编码S0、S1、S2、S3分别为00、01、10、11。（2）状态译码器。 以状态控制器输出（QA、QB）作译码器的输入变量，根据四个不同通行状态对助、支干道信三色号灯的控制要求，列出灯控函数真值表，如表9.5-1所示。经化简获得六个灯控函数:根据灯控函数逻辑表达式，可画出状态译码器电路（见9.5-5）。将状态控制器、状态译码器以及模拟三色信号灯相连接，构成信号灯转换

35、控制电路如图9.5-5所示。需要特别指出的是；上述获得状态译码电路的过程完全可以借助EWB自动进行，在EWB主界面下，打开仪器库调出逻辑转换仪。在逻辑转换仪面板上的真值表内填入某灯控函数值，按下“真值表简化逻辑函数”按钮，即可得到简化的灯控逻辑函数。为了便于调试和画系统总图简便，我们将图9.5-5中虚线荒内电路用子电路KZQ表示。用子电路表示的色信号灯转换控制电路如图9.5-6所示。（3）递减计时系统。 选用两片74190十进制可逆计数器（功能表参见8.5节图8.5-1）构成2位十进制可预置数的递减计数器（如图9.5-7所示）。两片计数器之间采用异步级连方式，利用个位计数器的借位输出脉冲（RC

36、O）直接作为十位计数器的计数脉冲（CLK），个位计数器输入秒脉冲作为计数脉冲。选用两只带译码功能的七段显示数码管实现两位十进制数显示。D1、C1、B1、A1、和D0、C0、B0、A0是十位和个位计数器的8421码置数输入端。由74190功能表可知，该计数器在零状态时RCO端输出低电平。我们将个位与十位计数器的RCO端通过或门 控制两片计数器的置数控制端LOAD（低电平有效），从而实现了计数器减计数至“00”状态瞬间完成置数的要求。通过8421码置数输入端，可以选择100以内自由选择的定时要求。 同样，为了简化系统，我们将图9.5-7中虚线框内部分电路用子电路JFJSQ替代。将减计数器中或门（OR）输出的置数控制信号由ZS端引出作为状态控制器的状态转换控制脉冲。用子电路表示的具有预置数功能的减计数器如图9.5-8所示。（4） 递减计数器的分时置数控制。 为使系统简化，我们用同一递减计数器分时显示主、支干道通行时间（即之、支干道绿灯亮的时间）和主支干道通行转换中黄灯亮的时间，为此，必需解决好分时置数问题。选用三片74465八路单向三态传输门实现的递减计数器分时置数控制电路如图9.5-10所示。三片74465输入打分别以8421BCD码形式设定主、支干道通行时间和黄灯