组成原理课件 - 计算机中的逻辑部件和运算器

1、知知 识识 回回 顾顾1 1、叙述浮点加减法运算的步骤有哪些？、叙述浮点加减法运算的步骤有哪些？2 2、叙述浮点乘除法运算的步骤有哪些？、叙述浮点乘除法运算的步骤有哪些？3 3、浮点四则运算时出现哪些情况时需要进行、浮点四则运算时出现哪些情况时需要进行 规格化处理？规格化处理？4 4、浮点四则运算第几步为舍入操作？方法有、浮点四则运算第几步为舍入操作？方法有 几种？几种？ 3-1 3-1 计算机中常用的逻辑部件计算机中常用的逻辑部件 3-2 3-2 算术运算单元算术运算单元ALUALU 3-3 3-3 运算器运算器AM2901AM2901 第第3 3章章 计算机的常用逻辑部件计算机的常用逻辑部

2、件 和运算器和运算器 31 31 计算机中常用的组合逻辑电路计算机中常用的组合逻辑电路 XnYnHn000011101110+XnXnYnYnHnHnXnXnYnYnHnHnHAXnXnYnYnHnHnHn= Xn Yn+ XnYn =Xn Yn逻辑电路的输出状态仅与当时的输入状态有关，逻辑电路的输出状态仅与当时的输入状态有关，而与过去的输入状态无关。而与过去的输入状态无关。不考虑低位传来的进位输入，只有本位的两个数码不考虑低位传来的进位输入，只有本位的两个数码Xn 和和Yn相加，产生一个半加和相加，产生一个半加和Hn的逻辑电路。的逻辑电路。 1、半加器：、半加器：（1）真值表）真值表组合逻辑

3、电路：组合逻辑电路：一、加法器（一、加法器（half adder）（3）逻辑电路）逻辑电路（2）逻辑表达式）逻辑表达式（4）逻辑符号）逻辑符号 XnYnCn-1FnCn0000000110010100110110010101011100111111FAXnXnYnYn Cn-1Cn-1FnFnCnCnXnXnYnYnCn-1Cn-1FnFn2、全加器：、全加器：（full adder）考虑进位输入时，两个数码考虑进位输入时，两个数码Xn、Yn及进位数码及进位数码Cn-1相相 加产生一个全加和加产生一个全加和Fn和进位和进位Cn的逻辑电路。的逻辑电路。（1）真值表）真值表（3）逻辑电路）逻辑电路

4、（2）逻辑表达式）逻辑表达式（4）逻辑符号）逻辑符号 =XnYnCn-1+ XnYnCn-1 + XnYnCn-1 + XnYnCn-1 =XnYn+XnCn-1+YnCn-1 =XnYn+（Xn+Yn）Cn-1Cn =XnYnCn-1+ XnYnCn-1 + XnYnCn-1 + XnYnCn-1 = Xn Yn Cn-1Fn二、二、N位加法器位加法器 完成两个二进制数完成两个二进制数A=Xn-1Xn-2X1X0和和B=Yn-1Y1Y0相加，求得和相加，求得和Fn=Fn-1Fn-2F1F0的器件。的器件。1、串行加法器、串行加法器 在串行加法器中，只有一个全加器，数据逐位串行送入加法器在串行

5、加法器中，只有一个全加器，数据逐位串行送入加法器进行运算。进行运算。0 1 CFA0 10 10 10 1CLKAB计数器计数器 A A、B B是两个具有移位功能的是两个具有移位功能的n n 位寄存器，用来存放已知的被加位寄存器，用来存放已知的被加数和加数，数和加数，FAFA是一个全加器，是一个全加器，C C用来保存进位信号的触发器，其初用来保存进位信号的触发器，其初始值为始值为0 0。CLKCLK为时钟，每一节拍完成的工作是，为时钟，每一节拍完成的工作是，A A、B B最低位送最低位送FAFA，与上次进位相加。本次运算的结果送与上次进位相加。本次运算的结果送A A寄存器的最高位，进位送触发寄

6、存器的最高位，进位送触发器器C C，同时，同时A A、B B右移一位。右移一位。CLKCLK的作用下，减的作用下，减1 1，当计数器为，当计数器为0 0时，加时，加法运算结束，在法运算结束，在A A寄存器中得到两数之和。寄存器中得到两数之和。 FAX Xn-1n-1Y Yn-1n-1F Fn-1n-1C Cn-1n-1FAX Xn-2n-2Y Yn-2n-2F Fn-2n-2C Cn-2n-2FAX X1 1Y Y1 1F F1 1C C1 1FAX X0 0Y Y0 0F F0 0C C0 0C C-1 -1.（1）N位串行进位加法器位串行进位加法器 由由Cn = XnYn +（Xn+Yn）

7、Cn-1可知，可知，第第n n位的进位位的进位C Cn与第与第n-1n-1位有关，第位有关，第i i 1 1位与位与i i 2 2位有关，位有关，.最后一位最后一位C C1与与C C0有关，有关，（高一级进位是低一级进位的函数）逐次连接起来，这个链叫串（高一级进位是低一级进位的函数）逐次连接起来，这个链叫串行进位链。采用串行进位链的加法器为串行进位加法器。行进位链。采用串行进位链的加法器为串行进位加法器。特点：特点： 简单清晰，运算速度很慢。简单清晰，运算速度很慢。FAFAFAFA2、并行加法器、并行加法器 并行加法器由多个全加器组成，其位数的多少取决于机器的字并行加法器由多个全加器组成，其位

8、数的多少取决于机器的字长，数据的各位同时运算。并行加法可同时对数据的各位相加，由长，数据的各位同时运算。并行加法可同时对数据的各位相加，由于多个全加器的进位输出是另一个全加器的进位输入，因而并行加于多个全加器的进位输出是另一个全加器的进位输入，因而并行加法器中法器中进位信号的传递问题进位信号的传递问题是影响全加器本身速度的主要因素。是影响全加器本身速度的主要因素。练习：已知练习：已知n=4写出串行进位加法器的各进位信号的表达式写出串行进位加法器的各进位信号的表达式进位链：进位信号的产生与传递逻辑进位链：进位信号的产生与传递逻辑 （2）并行进位加法器）并行进位加法器 第第i 位进位信号：位进位信

9、号： Ci = XiYi +（Xi+Yi）Ci-1 进位生成信号：进位生成信号： Gi= XiYi 含义：当含义：当Xi、Yi均为均为1时，不管有无进位输入，定会产生向高时，不管有无进位输入，定会产生向高 位的进位。位的进位。 进位传播信号：进位传播信号：Pi=Xi+Yi 含义：当含义：当Xi、Yi中有一个为中有一个为1时，若有进位输入，则本位向高时，若有进位输入，则本位向高 位传送进位。位传送进位。 以以Gi和和Pi为输入的进位信号为输入的进位信号Ci = Gi + PiCi-1C0 = G0 + P0 C-1C1 = G1 + P1 C0C2 = G2 + P2 C1C3 = G3 + P

10、3 C2C0 =G0+P0C-1C1 =G1+P1G0+P1P0C-1C2 =G2+P2G1+P2P1G0 + P2P1P0C-1C3 =G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C-1练习练习1：写出以：写出以Gi、Pi 和和Ci-1为输入的为输入的C0、C1、C2、C3的输出逻的输出逻 辑表达式辑表达式练习练习2：写出以：写出以Gi和和Pi和和C-1为输入的为输入的C0、C1、C2、C3的输出逻辑的输出逻辑 表达式表达式 并行进位加法器并行进位加法器 每一位进位信号的生成均由操作数及最低进位信号每一位进位信号的生成均由操作数及最低进位信号C-1C-1直接决定，直接决定

11、，进位信号间不发生联系，这种进位电路称为并行进位链。进位信号间不发生联系，这种进位电路称为并行进位链。特点：特点： 结构复杂，运算速度快。结构复杂，运算速度快。* *练习练习 1 1、写出四位并行加法以、写出四位并行加法以Pi Pi、GiGi和和C-1C-1为输入信号的为输入信号的Ci Ci 逻辑表逻辑表 达式，达式， 并画出逻辑电路图。并画出逻辑电路图。* *作业作业 1 1、写出四位并行加法以、写出四位并行加法以Pi Pi、GiGi和和C-1C-1为输入信号的为输入信号的Ci Ci 逻辑表逻辑表 达式，并画出逻辑电路图。达式，并画出逻辑电路图。 2 2、写出全加器的功能表、逻辑表达式，并画

12、出由基本与、写出全加器的功能表、逻辑表达式，并画出由基本与、 或、非门组成的逻辑电路和逻辑符号。或、非门组成的逻辑电路和逻辑符号。+C3C2C1C0 x3x2x1x0y3y2y1G0c-1y0G 10G2G3P2P3P1P0练习：如下图所示，写出以练习：如下图所示，写出以Pi、Gi 和和C-1为输入的为输入的Ci的逻辑表达式的逻辑表达式 C0=P0+G0C-1C0=P0+G0C-1C1=P1+G1P0+G1G0C-1C1=P1+G1P0+G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C3=P3+G3P2+G3G2P

13、1+G3G2G1P0+G3G2G1G0C-1C3=P3+G3P2+G3G2P1+G3G2G1P0+G3G2G1G0C-1+G3P3G2P2G1P1G0 C-1P0C2C1C0C3单重分组跳跃进位单重分组跳跃进位 将将n n位全加器分成若干小组，组内进位同时产生位全加器分成若干小组，组内进位同时产生（组内并行进位），组间采用串行进位传递（组间串行进（组内并行进位），组间采用串行进位传递（组间串行进位）。位）。C0C0C1C1C2C2C3C3C4C4C5C5C6C6C7C7C8C8C9C9C10C10C11C11C12C12C13C13C14C14C15C15C16C16P1P1G1G1P4P4G

14、4G4P5P5G5G5P8P8G8G8P9P9G9G9P12P12G12G12P13P13G13G13P16P16G16G16双重分组跳跃进位双重分组跳跃进位 将将n位全加器分成几个大组，每个大组又包含几个小组，大位全加器分成几个大组，每个大组又包含几个小组，大组之间采用串行进位，各个大组中的小组的是高位进位是同时的组之间采用串行进位，各个大组中的小组的是高位进位是同时的并且小组内其他进位也是同时形成的，但小组内最高位与其他位并且小组内其他进位也是同时形成的，但小组内最高位与其他位并不是同时进位的。并不是同时进位的。C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1P0C0

15、令令G1*= G4+P4G3+P4P3G2+P4P3P2G1 P1*=P4P3P2P1P0 可得可得C4=G1*+P1*C0同理得同理得 C8=G2*+P2*C4 C12=G3*+P3*C8 C16=G4*+P4*C12 其中其中Gi*为小组的本地进位，为小组的本地进位，Pi*是将低位是将低位C0、C4等传到高位等传到高位小组的条件。将小组的条件。将C4代入代入C8、C8代入代入C12、C12代入代入C16得到关于得到关于C0和和Pi*及及Gi*表达式表达式进位产生次序进位产生次序第二重进位链第二重进位链第一组第一组C0C0C1C1C2C2C3C3P1P1G1G1P4P4G4G4 P1 P1*

16、 *G1G1* *第二组第二组C6C6C7C7G5G5P8P8G8G8 P2 P2* *G2G2* *第三组第三组C10C10C11C11G9G9P12P12G12G12 P3 P3* *G3G3* *第四组第四组C14C14C15C15G13G13P16P16G16G16 P4 P4* *G4G4* *P13P13P9P9P5P5C16C16C12C12C8C8C4C4C5C5C9C9C13C131、产生第、产生第1小组的小组的C1、C2、C3及各组本地进位及各组本地进位Gi*和传递条件和传递条件Pi*2、产生组间的进位信号、产生组间的进位信号C4、C8、C12、C163、产生第、产生第2、

17、3、4小组的小组的C5、C6、C7；C9、C10、C11；C13、 C14、C15。至此进位信号全部形成，和数也随之产生。至此进位信号全部形成，和数也随之产生。 知识回顾知识回顾1、说明串行加法器和并行加法器的区别？、说明串行加法器和并行加法器的区别？2、影响加法器运算速度的关键问题时什么？、影响加法器运算速度的关键问题时什么？ 可采取的改进措施有哪些？理论依据是可采取的改进措施有哪些？理论依据是 什么？什么？1、说明串行加法器和并行加法器的区别？、说明串行加法器和并行加法器的区别？ 在串行加法器中，只有一个全加器，数据逐位串行在串行加法器中，只有一个全加器，数据逐位串行送入加法器进行运算。送

18、入加法器进行运算。0 1 CFA0 10 10 10 1CLKAB计数器计数器 在并行加法器中有在并行加法器中有n n个全加器，数据并行同时输入个全加器，数据并行同时输入n n个全加器中进行运算，根据进位信号产生方式的不同可个全加器中进行运算，根据进位信号产生方式的不同可分为串行进位的加法器和并行进位的加法器。分为串行进位的加法器和并行进位的加法器。 而且在并行进位的加法器中又分为单重分组跳跃进位和而且在并行进位的加法器中又分为单重分组跳跃进位和多重分组跳跃进位两种方式。多重分组跳跃进位两种方式。 可采用单重或多重分组跳跃进位的方法，从不仅使可采用单重或多重分组跳跃进位的方法，从不仅使每个小组

19、内部为并行进位，而且使各个小组之间的每个小组内部为并行进位，而且使各个小组之间的进位关系也为并行进位。进位关系也为并行进位。C0 =G0+P0C-1C1 =G1+P1G0+P1P0C-1C2 =G2+P2G1+P2P1G0 + P2P1P0C-1C3 =G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C-1进位信号：进位信号： Ci = XiYi +（Xi+Yi）Ci-1以以Gi、Pi和和Ci-1为输入的进位信号为输入的进位信号Ci = Gi + PiCi-1或以或以Gi、Pi和和Ci-1为输入的进位信号为输入的进位信号Ci = Gi+PiCi-1+G3P3G2P2G1P1G0

20、 C-1P0C2C1C0C3+C3C2C1C0 x3x2x1x0y3y2y1G0c-1y0G 10G2G3P2P3P1P0练习：如下图所示，写出以练习：如下图所示，写出以Pi、Gi 和和C-1为输入的为输入的Ci的逻辑表达式的逻辑表达式 C0=P0+G0C-1C0=P0+G0C-1C1=P1+G1P0+G1G0C-1C1=P1+G1P0+G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C3=P3+G3P2+G3G2P1+G3G2G1P0+G3G2G1G0C-1C3=P3+G3P2+G3G2P1+G3G2G1P0+G3

21、G2G1G0C-1双重分组跳跃进位双重分组跳跃进位 将将n位全加器分成几个大组，每个大组又包含几个小组，大位全加器分成几个大组，每个大组又包含几个小组，大组之间采用串行进位，各个大组中的小组的是高位进位是同时的组之间采用串行进位，各个大组中的小组的是高位进位是同时的并且小组内其他进位也是同时形成的，但小组内最高位与其他位并且小组内其他进位也是同时形成的，但小组内最高位与其他位并不是同时进位的。并不是同时进位的。C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1P0C0令令G1*= G4+P4G3+P4P3G2+P4P3P2G1 P1*=P4P3P2P1P0 可得可得C4=G

22、1*+P1*C0同理得同理得 C8=G2*+P2*C4 C12=G3*+P3*C8 C16=G4*+P4*C12 其中其中Gi*为小组的本地进位，为小组的本地进位，Pi*是将低位是将低位C0、C4等传到高位等传到高位小组的条件。将小组的条件。将C4代入代入C8、C8代入代入C12、C12代入代入C16得到关于得到关于C0和和Pi*及及Gi*表达式表达式进位产生次序进位产生次序第二重进位链第二重进位链第一组第一组C0C0C1C1C2C2C3C3P1P1G1G1P4P4G4G4 P1 P1* *G1G1* *第二组第二组C6C6C7C7G5G5P8P8G8G8 P2 P2* *G2G2* *第三组

23、第三组C10C10C11C11G9G9P12P12G12G12 P3 P3* *G3G3* *第四组第四组C14C14C15C15G13G13P16P16G16G16 P4 P4* *G4G4* *P13P13P9P9P5P5C16C16C12C12C8C8C4C4C5C5C9C9C13C131、产生第、产生第1小组的小组的C1、C2、C3及各组本地进位及各组本地进位Gi*和传递条件和传递条件Pi*2、产生组间的进位信号、产生组间的进位信号C4、C8、C12、C163、产生第、产生第2、3、4小组的小组的C5、C6、C7；C9、C10、C11；C13、 C14、C15。至此进位信号全部形成，和

24、数也随之产生。至此进位信号全部形成，和数也随之产生。 3 2 3 2 算术逻辑单元算术逻辑单元ALUALU 一、一、ALU ALU 电路电路ALU.KiAiBiFiSN741814位位ALUF3F2F0F1S0S1S2S3MB2B3B1B0A2A3A1A0C-1Cn+4A=BGP B B3 3BB0 0和和A A3 3AA0 0是两个操作数，是两个操作数，F F3 3FF0 0是输出结果。是输出结果。C C 1 1 是最低是最低位的进位，位的进位，C Cn+4n+4是是SN74181SN74181向高位的进位；向高位的进位；P P、G G可供先行（跳跃）可供先行（跳跃）进位使用。进位使用。MM

25、用于区别是算术运算还是逻辑运算，用于区别是算术运算还是逻辑运算，S S3 3SS0 0可产生可产生1616种不同的运算。种不同的运算。 SN74181SN74181算术运算是用补码实现的，其中减数的反码是内部电路算术运算是用补码实现的，其中减数的反码是内部电路形成的，而末位加形成的，而末位加1 1是通过是通过C C-1 -1=0=0来实现的（来实现的（C C-1 -1输入端前有一反相器）输入端前有一反相器）ALUALU为组合逻辑电路，在应用为组合逻辑电路，在应用ALUALU时两个输入端口时两个输入端口A A和和B B必须与锁存器必须与锁存器相连，而且在运算过程中锁存器的内容是不变的，其输出必须

26、送到寄相连，而且在运算过程中锁存器的内容是不变的，其输出必须送到寄存器中保存。存器中保存。 SN74181SN74181是采用是采用并行进位方式并行进位方式的多功能的多功能ALUALU芯片，每芯片，每片片4 4位构成一组，组内是并行进位，四位进位是同时产生位构成一组，组内是并行进位，四位进位是同时产生的，利用的，利用SN74181SN74181芯片可构成多位的芯片可构成多位的ALUALU运算器。运算器。 1 1、组间串行进位的、组间串行进位的1616位位ALUALUSN74181SN74181C0A4A4A1A1B4B4B1B1F4F4F3F3 F2F2 F1F1SN74181SN74181A

27、8A8A5A5B8B8B5B5F8F8F7F7 F6F6 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9F12F12 F11F11F10F10 F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13F16F16 F15F15F14F14F13F132、组间并行进位的、组间并行进位的16 位位ALU SN74182SN74182是与是与SN74181SN74181配套的产品，是一个产生先行配套的产品，是一个产生先行进位信号的部件，它可实现组与组之间的先行进位。进位信号的部件，它可实现组与组之间的先行进位。SN74181SN741

28、81C0A4A4A1A1B4B4B1B1P1P1F4F4 F1F1SN74181SN74181A8A8A5A5B8B8B5B5G2G2P2P2F8F8 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9G3G3P3P3F12F12F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13G GG4G4F16F16 F13F13SN74182 G1G1C0C0C4C4C8C8C12C12C16C16P PP4P43、32位两重进位方式的位两重进位方式的ALUSN74181SN74181C0A4A4 A1A1B4B4 B1B1P1P1F4

29、F4 F1F1SN74181SN74181A8A8 A5A5B8B8 B5B5G2G2P2P2F8F8 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9G3G3P3P3F12F12 F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13G1G1G4G4F16F16 F13F13SN74182 G1G1C0C0C4C4C8C8C12C12C16C16P1P1P4P4同右边同右边C32C32A32A32 A17A17B32B32 B17B17C20C20C24C24C28C28G2G2 P2P24 4、3232位三重进位方式的位三重

30、进位方式的ALUALUSN74181SN74181C0A4A4 A1A1B4B4 B1B1P1P1F4F4 F1F1SN74181SN74181A8A8 A5A5B8B8 B5B5G2G2P2P2F8F8 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9G3G3P3P3F12F12 F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13G1G1G4G4F16F16 F13F13SN74182 G1G1C0C0C4C4C8C8C12C12C16C16P1P1P4P4同右边同右边C32C32A32A32 A17A17B32B32 B

31、17B17C20C20C24C24C28C28G2G2 P2P2SN74182C16C16C32C32C48C48G GP PC0C0一、填空一、填空1、影响并行加法器速度的关键因素的（、影响并行加法器速度的关键因素的（ ）。）。2、行波进位加法器的缺点是（、行波进位加法器的缺点是（ ）。）。3、由若干一位加法器构成多位加法器时，进位可采用（、由若干一位加法器构成多位加法器时，进位可采用（ ）进位）进位 法和（法和（ ）进位法。）进位法。4、ALU的基本逻辑结构是（的基本逻辑结构是（ ）加法器，它比行波进位加法优）加法器，它比行波进位加法优 越，具有先行进位逻辑，不仅可以实现高速运算，还能完成

32、逻越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑辑 运算。运算。5、用、用SN74181和和SN74182组成组成64位多重进位运算器，则需（位多重进位运算器，则需（ ） 片片74181和（和（ ）片）片74182。6、全加器的操作数为、全加器的操作数为Xi和和Yi，（，（ ）称为进位产生信号用）称为进位产生信号用Gi表表 示；（示；（ ）称为进位传递信号用）称为进位传递信号用Pi表示。表示。二、选择题二、选择题1、算术逻辑运算单元、算术逻辑运算单元74181ALU可完成（可完成（ ）。）。A、16种算术运算功能种算术运算功能 B、4位乘法运算和除法运算功能位乘法运算和除法运算功能C

33、、16种逻辑运算功能种逻辑运算功能 D、16种算术和逻辑运算功能种算术和逻辑运算功能2、四片、四片74181ALU和一片和一片74182器件配合，具有（器件配合，具有（ ）传递功能。）传递功能。A、行波进位、行波进位 B、组内行波进行，组间先行进位、组内行波进行，组间先行进位C、组内先行进位，组间先行进位、组内先行进位，组间先行进位D、组内先行进位，组间行波进位、组内先行进位，组间行波进位3、使用、使用74181构成一个构成一个16位的位的ALU，需要使用（，需要使用（ ）片。）片。A、2 B、4 C、8 D、164、加法器采用先行进位的目的是（、加法器采用先行进位的目的是（ ）。）。A、提高

34、加法器的速度、提高加法器的速度 B、产生进位信号、产生进位信号C、优化加法器结构、优化加法器结构 D、增强加法器的功能、增强加法器的功能5 5、串行运算器是一种最简单的运算器，其运算规则是按时间先后、串行运算器是一种最简单的运算器，其运算规则是按时间先后 次序（次序（ ）。）。A A、由低位到高位逐位运算、由低位到高位逐位运算 B B、由高位到低位逐位运算、由高位到低位逐位运算 C C、由低位到高位先行进位运算、由低位到高位先行进位运算 D D、由高位到低位先行借位运算、由高位到低位先行借位运算 三、简答题三、简答题1 1、试述先行进位解决的问题及基本思想、试述先行进位解决的问题及基本思想2

35、2、串行加法器和并行加法器有何不同？影响并行加法器的关键因、串行加法器和并行加法器有何不同？影响并行加法器的关键因 素是什么？设低位来的进位信号是素是什么？设低位来的进位信号是C0C0，请分别按下述两种方式，请分别按下述两种方式 写出写出C4C4、C3C3、C2C2、C1C1的逻辑表达式，并画出逻辑电路图。的逻辑表达式，并画出逻辑电路图。（1 1）串行进位方式）串行进位方式 （2 2）并行进位方式）并行进位方式 3 .3 3 .3 运算器运算器 一、运算器的分类一、运算器的分类 串行运算器串行运算器并行运算器并行运算器1、操作数参与运算的时间、操作数参与运算的时间2、操作数类型、操作数类型定点

36、运算器定点运算器浮点运算器浮点运算器3、进位制、进位制二进制运算器二进制运算器十进制运算器十进制运算器二、运算器的主要技术指标二、运算器的主要技术指标1、机器字长：、机器字长：2、运算速度、运算速度 普通法普通法吉布森法吉布森法基准法基准法运算器中寄存器的位数。运算器中寄存器的位数。串行进位运算器串行进位运算器并行进位运算器并行进位运算器运算器结构、运算方法、存取速度运算器结构、运算方法、存取速度操作系统操作系统描述运算速度方法描述运算速度方法 运算过程运算过程（1）第一个操作数送）第一个操作数送A锁存器。锁存器。（2）第二个操作数送）第二个操作数送B锁存器。锁存器。（3）结果送到目标空间。）

37、结果送到目标空间。 特点特点（1）操作过程简单。）操作过程简单。（2）控制电路简单，运行速度慢。）控制电路简单，运行速度慢。三、定点运算器的基本结构三、定点运算器的基本结构 ALU、寄存器、锁存器、移位器和数据总线。、寄存器、锁存器、移位器和数据总线。1、单总线结构、单总线结构内部数据总线内部数据总线ALUAB 通用寄通用寄 存器组存器组状态标志寄存器状态标志寄存器 2 2、双总线结构、双总线结构通用寄存器通用寄存器锁存器锁存器状态标志寄存器状态标志寄存器ALU3 3、三总线结构、三总线结构特点特点 速度比较快速度比较快通用通用寄存器组寄存器组ALU状态标志寄存器状态标志寄存器总线总线旁路器旁

38、路器总线总线1总线总线2总线总线3特点：速度快，硬件控制复杂。特点：速度快，硬件控制复杂。运算过程运算过程（1）将操作数）将操作数1、操作数操作数2分别从总分别从总线线1、总线、总线2送入送入ALU，并存结果于锁存器。，并存结果于锁存器。（2）从锁存器中取出结果送入目标空间。）从锁存器中取出结果送入目标空间。运算过程运算过程操作数通过操作数通过两条数据线两条数据线送入送入ALU，将结果通过将结果通过总线总线3送入通用寄存器。送入通用寄存器。知知 识识 回回 顾顾1 1、叙述、叙述7418174181和和7418274182的功能和特点？的功能和特点？2 2、说明、说明AM2901AM2901输

39、入端输入端R R和和S S的数据来源各有的数据来源各有哪些？哪些？3 3、AM2901AM2901有几个寄存器？何如进行编码的？有几个寄存器？何如进行编码的？寄存器的内容读出和写入分别是如何进行寄存器的内容读出和写入分别是如何进行的？的？ 算术逻辑运算单元算术逻辑运算单元ALU、寄存器、多路选择器、移位器、锁存、寄存器、多路选择器、移位器、锁存器和数据通路。器和数据通路。1、运算器的组成、运算器的组成寄存器是由一个由寄存器是由一个由16个寄存器组成的通用寄存器组和一个乘商寄存个寄存器组成的通用寄存器组和一个乘商寄存器器Q组成。通用寄存器组通过组成。通用寄存器组通过A、B口地址选择被读出或写入的

40、寄存口地址选择被读出或写入的寄存器编号；乘商寄存器器编号；乘商寄存器Q能对自己的内容完成左、右移位，其输出可能对自己的内容完成左、右移位，其输出可送入送入ALU，并可接收，并可接收ALU的输出结果。的输出结果。二选一门，选择二选一门，选择A口数据或口数据或ALU结果送出芯片以给出输出结果送出芯片以给出输出Y的数据，的数据，OE=0时输出。时输出。三选一门和二选一门用来选择送向三选一门和二选一门用来选择送向ALU的的S、R输入端的数据来源，输入端的数据来源，包括包括Q、B、A和和A、D共共8种不同的组合。种不同的组合。一组三选一门完成把一组三选一门完成把ALU的输出，左、右移一位或直传通用寄存器

41、。的输出，左、右移一位或直传通用寄存器。ALU能完成能完成3种算术运算和种算术运算和5种逻辑运算种逻辑运算ALUSRCnF3F=0000over Cn+4二选一二选一三选一三选一D D（外部数据输入）（外部数据输入）通用寄存器组通用寄存器组16个个ABB B 锁存器锁存器A A 锁存器锁存器二选一二选一F三选一三选一RAM0RAM3MQ乘商寄存器乘商寄存器Q0Q3MA口地址口地址B口地址口地址输出输出YOELR0 0 00 0 101 00 1 11 0 01 0 11 1 01 1 1I 5 I 4 I 3运算功能运算功能R+SS - RR - SR或或SR与与S/R与与SR异或异或S/（R

42、异或异或S）0 0 00 0 101 00 1 11 0 01 0 11 1 01 1 1I 2 I 1I 0R SA QA B0 Q0 B0 AD AD QD 0编码编码功能功能I8I7I6寄存器组寄存器组Q寄存器寄存器Y输出输出000001010011100101110111-F BF BF/2 BF/2 B2F B2F BF Q-Q/2 Q-2Q Q-FFAFFFFFI I8 8 I I 0 0 口口A A 口口B B011 000 111 0000 0000011 000 111 0000 0001011 000 001 0001 0000011 000 011 0000 000001

43、1 001 001 0001 0000011 010 001 0001 0000二选一二选一 三选一三选一二选一二选一R S八功能八功能 ALUF三选一三选一三选一三选一D164 寄存器组寄存器组A BA锁存器锁存器B锁存器锁存器Q寄存器寄存器I0I8Cn+4OVRCnDF=0000F3/OEYA地地址址B地地址址RAM0RAM3Q0Q3Am2901四位运算器逻辑示意图四位运算器逻辑示意图0 0 00 0 101 00 1 11 0 01 0 11 1 01 1 1I 5 I 4 I 3运算功能运算功能R+SS - RR - SR或或SR与与S/R与与SR异或异或S/（R异或异或S）0 0 0

44、0 0 101 00 1 11 0 01 0 11 1 01 1 1I 2 I 1I 0R SA QA B0 Q0 B0 AD AD QD 0编码编码功能功能I I8 8I I7 7I I6 6寄存器组寄存器组Q Q寄存器寄存器Y Y输出输出000000001001010010011011100100101101110110111111- - -F BF BF BF BF/2 BF/2 BF/2 BF/2 B2F B2F B2F B2F BF QF Q- - - -Q/2 QQ/2 Q- -2Q Q2Q Q- -F FF FA AF FF FF FF FF F例例1 1 已知芯片已知芯片Am2

45、901Am2901的内部逻辑示的内部逻辑示图、控制信号图、控制信号说明表如图说明表如图所示所示二选一二选一 三选一三选一二选一二选一R S八功能八功能 ALUF三选一三选一三选一三选一D164 寄存器组寄存器组A BA锁存器锁存器B锁存器锁存器Q寄存器寄存器I0I8Cn+4OVRCnDF=0000F3/OEYA地地址址B地地址址RAM0RAM3Q0Q3Am2901四位运算器逻辑示意图四位运算器逻辑示意图功能功能I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1I I0 0A A口口B B口口按压按压STEPSTEP键前键前按压按压STEPSTEP键

46、后键后D D3 3D D2 2D D1 1D D0 0ALUALU输出输出SVZCSVZCALUALU输出输出SVZCSVZCD D0R0R0 00000000010101010011000111011000111 0000000000010001010101010101010101010101011000001011000001 00010001000000000000000001010101R R0 00R0R0 001010101011001001011001001 00010001000000001010101001010101练习：（练习：（1 1）完成下表（空项添全）：）完成下表（

47、空项添全）： （2 2）说明）说明AM2901AM2901输入端输入端R R和和S S的数据来源各有哪些？的数据来源各有哪些？（3 3）AM2901AM2901有几种运算功能？分别是什么？有几种运算功能？分别是什么？（4 4）AM2901AM2901有几个寄存器？何如进行编码的？有几个寄存器？何如进行编码的？（5 5）说明）说明AM2901AM2901口口A A和口和口B B的作用的作用回答：（回答：（1 1）完成下表（空项添全）：）完成下表（空项添全）： （2 2）说明）说明AM2901AM2901输入端输入端R R和和S S的数据来源各有哪些？的数据来源各有哪些？（3 3）AM2901AM2901有几种运算功能？分别是什么？有几种运算功能？分别是什么？（4 4）AM2901AM2901有几个寄存器？何如进行编码的？有几个寄存器？何如进行编码的？（5 5）说明）说明AM2901AM2901口口A A和口和口B B的作用的作用功能