数字电子技术PPT课件

1、第第6章章 时序逻辑电路时序逻辑电路数字电子技术数字电子技术 Digital Electronics Technology海南大学海南大学数字电子技术数字电子技术课程组课程组教学网址：教学网址：http:/ Digital Electronics Technology6.1 概述概述 时序逻辑电路在任何时刻的输出不仅取决于该时刻的时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。输入，而且还取决于电路的原来状态。1. 时序逻辑电路定义时序逻辑电路定义2. 结构特点结构特点 时序逻辑电路是由组时序逻辑电路是由组合逻辑电路和存储电路合逻辑电路和存储电路两部分组成，其中

2、存储两部分组成，其中存储电路必不可少。电路必不可少。 存储电路的输出状态存储电路的输出状态必须反馈到输入端和输必须反馈到输入端和输入信号共同确定时序电入信号共同确定时序电路的输出。路的输出。Digital Electronics Technology6.1 概述概述同步时序电路：同步时序电路：各触发器状态的变化都在同一时钟信各触发器状态的变化都在同一时钟信号作用下同时发生。号作用下同时发生。 异步时序电路：异步时序电路：各触发器状态的变化不是同步发生的，各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信号，也可能完全没有可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信

3、号。公共的时钟信号。 3. 时序逻辑电路分类时序逻辑电路分类（1）按各触发器接受时钟信号的不同分类：）按各触发器接受时钟信号的不同分类：（2）按输出信号的特点分类：）按输出信号的特点分类：米利（米利（Mealy）型时序电路：）型时序电路：输出信号的状态不仅取决输出信号的状态不仅取决于存储电路的状态，而且还取决于输入变量。于存储电路的状态，而且还取决于输入变量。 穆尔（穆尔（Moore）型时序电路：）型时序电路：输出信号的状态仅取决于输出信号的状态仅取决于存储电路的状态。存储电路的状态。 Digital Electronics Technology6.1 概述概述Next-state Logic

4、 FState Memoryclock inputOutput Logic Ginputsclock signalexcitationoutputscurrent stateNext-state Logic FState Memoryclock inputOutput Logic Ginputsclock signalexcitationoutputscurrent stateDigital Electronics Technology6.1 概述概述Q n+1= F (Q n, X )4. 时序逻辑电路的方程描述时序逻辑电路的方程描述（1）状态方程：）状态方程：（2）驱动（激励）方程：）驱动

5、（激励）方程：W = H (Q n, X )（3）输出方程：）输出方程：Z = G (Q n, X )S-R锁存器锁存器 Qn+1 = S+R Qn （ SR =0）D 触发器触发器 Qn+1 = DJ-K 触发器触发器 Qn+1= JQn+KQnT 触发器触发器 Qn+1= （Qn）5. 触发器特性方程触发器特性方程Digital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析1. 时序逻辑电路的分析方法时序逻辑电路的分析方法 同步时序逻辑电路的分析是已知同步时序逻辑电路的同步时序逻辑电路的分析是已知同步时序逻辑电路的逻辑图，找出其逻辑功能。逻辑图，

6、找出其逻辑功能。 分析步骤：分析步骤： 1. 写驱动方程；写驱动方程； 2. 写状态方程；写状态方程； 3. 写输出方程；写输出方程； 4. 建立状态建立状态/输出表；输出表； 5. 画状态图；画状态图； 6. 据状态表或状态图说明时序逻辑电路的功能。据状态表或状态图说明时序逻辑电路的功能。 Digital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析 例：例：试分析图示时序逻辑电路的逻辑功能，要求：试分析图示时序逻辑电路的逻辑功能，要求：写写出驱动方程、状态方程和输出方程；出驱动方程、状态方程和输出方程；列出状态转换表；列出状态转换表；画出状态转换

7、图；画出状态转换图；画出时序图。画出时序图。解：解：该电路为摩尔型同步时序逻辑电路。该电路为摩尔型同步时序逻辑电路。驱动方程：驱动方程：QKQQJQKQQJKJ1321312312111Digital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析QQQQQQQQQQQQQQn31n321n31n21n231n2111n1状态（转移）方程：状态（转移）方程：输出方程：输出方程：QQY31列出状态转换表：列出状态转换表：Digital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析画出状态转换图：画出状态转换图：

8、画时序图：画时序图： 电路功能：六进制电路功能：六进制（模（模6）同步计数器）同步计数器Digital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析Q0Q1D0D1Example IIMAX=Q1Q0ENDigital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析Output equation MAX=Q1Q0ENTransition equations ENQQENQ QENQDQEN QENQDQ0101111n10001n0Excitation equations EN QENQD000ENQQENQ

9、 QENQD010111Digital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析10 00 11 01 1Q1 Q0 0Transition/output tableENMAX Q Q1n01n1MAX Q Q1n01n11S0S1S2 S3S 0State/output tableENMAX S1n000 0S0S1S2 S3MAX S1nS1 S2S3S0000 1MAX=Q1Q0ENEN QENQQ0010nENQQENQ QENQQ010111n10110001 1000 0000 1010 11010Digital Electronic

10、s Technology6.2 时序逻辑电路的分析时序逻辑电路的分析S0S1S2S31/00/0State diagram0/00/00/01/01/01/1SEN/MAX1S0S1S2 S3S 0State/output tableENMAX S1n000 0S0S1S2 S3MAX S1nS1 S2S3S0000 1Its a modulo-4 2-bit binary counter with enable.SimulationDigital Electronics Technology6.3 时序逻辑电路的设计时序逻辑电路的设计 根据给定的逻辑功能，确定输入变量和输出变量及根据给定的逻

11、辑功能，确定输入变量和输出变量及电路的状态数，并用相应的字母表示。电路的状态数，并用相应的字母表示。 定义输入、输出变量和电路的状态，并对电路的状定义输入、输出变量和电路的状态，并对电路的状态态 进行编号。进行编号。 画出原始的状态转换图或列出原始的状态转换表。画出原始的状态转换图或列出原始的状态转换表。1. 时序逻辑电路的设计方法时序逻辑电路的设计方法 时序电路的设计是根据已知逻辑功能，设计出能够实现时序电路的设计是根据已知逻辑功能，设计出能够实现该逻辑功能的最简单的电路。该逻辑功能的最简单的电路。 设计步骤设计步骤： 1） 进行逻辑抽象，得出原始的状态转换图进行逻辑抽象，得出原始的状态转换

12、图Digital Electronics Technology6.3 时序逻辑电路的设计时序逻辑电路的设计2）状态化简）状态化简3） 状态分配：据电路的状态数确定所用触发器数目所需满状态分配：据电路的状态数确定所用触发器数目所需满足的式子足的式子 22n1 -n M 然后给电路的每种状态分配与之对应的触发器状态组合。然后给电路的每种状态分配与之对应的触发器状态组合。4）确定触发器的类型，并求出电路的状态方程、驱动方程）确定触发器的类型，并求出电路的状态方程、驱动方程和输出方程。确定触发器类型后，可根据实际的状态转换图和输出方程。确定触发器类型后，可根据实际的状态转换图求出电路的状态方程和输出方

13、程，进而求出电路的驱动方程。求出电路的状态方程和输出方程，进而求出电路的驱动方程。5）根据得到的驱动方程和输出方程，画出相应的逻辑图。）根据得到的驱动方程和输出方程，画出相应的逻辑图。6) 判断所设计的电路能否自启动。判断所设计的电路能否自启动。Digital Electronics Technology6.3 时序逻辑电路的设计时序逻辑电路的设计（2）状态分配，列状态转换编码表。）状态分配，列状态转换编码表。（1）根据设计要求，设定状态，画）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。出状态转换图。该状态图不须化简。S0S1S2S3S4S0S1S2S3S4状态转换顺序状态转换顺

14、序00001Y输输 出出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 态态0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n Q0 n 现现 态态状态转换编码表状态转换编码表例：例：设计一个同步设计一个同步5进制加法计数器。进制加法计数器。Digital Electronics Technology6.3 时序逻辑电路的设计时序逻辑电路的设计（3）选择触发器。选用）选择触发器。选用JK触发器。触发器。（4）求各触发器的驱动方程和进位输出方程。）求各触发器的驱动方程和进位输出方程。 列出列出JK触发器的驱动表，画出电路

15、的次态卡诺图。触发器的驱动表，画出电路的次态卡诺图。0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Q Q10n n2Qn1000011110001010100011000Digital Electronics Technology6.3 时序逻辑电路的设计时序逻辑电路的设计 根据次态卡诺图和根据次态卡诺图和JK触发触发器的驱动表可得各触发器的器的驱动表可得各触发器的驱动卡诺图：驱动卡诺图：0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Jn00n1Q10QQ101n112002Kn00n1Q10QQ1

16、01n11200200101 102QQJ 12 KDigital Electronics Technology6.3 时序逻辑电路的设计时序逻辑电路的设计Jn00n1Q10QQ101n111002K01Q11Q0n110n01Q200n1Jn00n1Q10QQ101n110002K00Q11Q0n110n01Q200n1011001111001QJ 01QK 20QJ 10 KQ Q1 0n n2Qn10000111100010101000110000 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Digital Electronics Techn

17、ology6.3 时序逻辑电路的设计时序逻辑电路的设计 可得电路的输出方程：可得电路的输出方程：（5）将各驱动方程归纳如下：）将各驱动方程归纳如下：（6 6）画逻辑图。）画逻辑图。QQY0n11001n00110110020Qn02QY 102QQJ 12 K01QJ 01QK 20QJ 10 KQC1C1Q1K1J1J1J1K1KC1Q&2Q0QQ1CPY进位输出Digital Electronics Technology6.3 时序逻辑电路的设计时序逻辑电路的设计利用逻辑分析的方法画出电路完整的状态图。利用逻辑分析的方法画出电路完整的状态图。（7）检查能否自启动）检查能否自启动 可

18、见，如果电路进入无效状态可见，如果电路进入无效状态101、110、111时，在时，在CP脉冲作用下，分别进入有效状态脉冲作用下，分别进入有效状态010、010、000。所以。所以电路能够自启动。电路能够自启动。0QQ1Q2/Y000001010011100/0/0/0/0/1/1101/1110111/1Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路（1）寄存器和移位寄存器）寄存器和移位寄存器双双2位寄存器位寄存器74LS75 定义：定义：在数字电路中，用来在数字电路中，用来存放二进制数据或代码的电路。存放二进制数据或代码的电路。 当当CP

19、= 1时，送到数据输入时，送到数据输入端的数据被存入寄存器，当端的数据被存入寄存器，当 CP=0时，存入寄存器的数据将时，存入寄存器的数据将保持不变。保持不变。 普通寄存器普通寄存器74LS75并行输入、并行输出并行输入、并行输出Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路 该寄存器具有异步清零功该寄存器具有异步清零功能，当能，当RD=0时，触发器全部清时，触发器全部清零；当零；当RD=1，仅在上升沿，送，仅在上升沿，送到数据输入端的数据被存入寄到数据输入端的数据被存入寄存器，实现送数功能。由于此存器，实现送数功能。由于此寄存器是由边沿触

20、发器构成，寄存器是由边沿触发器构成，所以其抗干扰能力很强。所以其抗干扰能力很强。4位寄存器位寄存器74LS175 普通寄存器普通寄存器74LS175Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路 移位寄存器不仅具有存储的功能，而且还有移位功移位寄存器不仅具有存储的功能，而且还有移位功能，可以用于实现串、并行数据转换。能，可以用于实现串、并行数据转换。 单向移位寄存器单向移位寄存器QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3u 4位右移移位寄

21、存器位右移移位寄存器Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路 假设串行信号输入端，依次输入假设串行信号输入端，依次输入1101，并设初态为，并设初态为0，画，画出电压波形图：出电压波形图： 2Q1Q0CPQ1234567893QID11101111100Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1

22、Q2 Q3单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移脉冲操作下，可以依次右移或左移。或左移。 （2）n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n位二进制代码。位二进制代码。n个个CP脉冲即脉冲即可完成串行输入工作，此后可从可完成串行输入工作，此后可从Q0Qn-1端获得并行的端获得并行的n位二进制数位二进制数码，再用码，再用n个个CP脉冲又可实现串行输出操作。脉冲又可实现串行输出操作。 （3）若串行输入端状态为）若串行输入端状态为0，则，则n个个CP脉冲后，寄存器便被清零。脉冲

23、后，寄存器便被清零。u 4位左移移位寄存器位左移移位寄存器Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路双向移位寄存器双向移位寄存器74LS194(a) 引脚排列图 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8VCC Q0 Q1 Q2 Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3(b) 逻辑功能示意图 D0 D1 D2 D3 CR CP DSRDigital Electronics Technology6.

24、4 常用常用时序逻辑电路时序逻辑电路74LS194应用举例应用举例启动信号 CR DSR M1 M0 DSL 74LS194Q0 Q1 Q2 Q3D0 D1 D2 D3 0 1 1 1&11CPG2G1(a) 逻辑电路图(b) 时序图CPQ0Q1Q2Q3 由时序图可见，由时序图可见，Q0Q3为为一组在时间上有先后顺序的一组在时间上有先后顺序的脉冲信号。我们把用来产生脉冲信号。我们把用来产生一组顺序脉冲的电路称为一组顺序脉冲的电路称为顺顺序脉冲发生器序脉冲发生器。Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路（2）8D数据锁存器数据锁

25、存器74LS373 8D数据锁存器数据锁存器74LS373(a) 外引脚图外引脚图 (b) 逻辑符号逻辑符号功能表 Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路（3）计数器）计数器 计数器计数器是能够用来记录输入脉冲的个数的逻辑电路。是能够用来记录输入脉冲的个数的逻辑电路。按照计数器中的各个按照计数器中的各个触发器状态翻转先后触发器状态翻转先后，可分为同，可分为同步计数器和异步计数器；步计数器和异步计数器；按照计数过程中，按照计数过程中，数字的增减数字的增减可分为：加法计数器、可分为：加法计数器、减法计数器和可逆计数器；减法计数器和可逆计

26、数器；按照计数过程中数字的按照计数过程中数字的编码方式编码方式可分为：二进制计数可分为：二进制计数器和二器和二-十进制计数器等。十进制计数器等。按照按照计数容量计数容量可分为：十进制计数器、十六进制计数可分为：十进制计数器、十六进制计数器、进制计数器等。器、进制计数器等。Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路（1）同步计数器）同步计数器同步二进制加法计数器同步二进制加法计数器QQQTQQTQTT01230120101QQQQQQQQQQQQQQ30121n32011n2101n101n0)()(QQQQC0123驱动方程：驱动方程：

27、状态方程：状态方程：输出方程：输出方程：Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路状态转换表状态转换表Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路状态转换图状态转换图Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路时序图时序图Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路 同步同步4位二进制加法位二进制加法计数器计数器74LS161Digital Electronics Tec

28、hnology6.4 常用常用时序逻辑电路时序逻辑电路 异步清零。异步清零。7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。01111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保持（保持（RCO=0）计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数74161741

29、61的功能表的功能表41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCODigital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路 完全同步完全同步4位二进制加法位二进制加法计数器计数器74LS163 同步清零。同步清零。 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。Digital Electronics Technology6.4 常用常用时序逻辑电路时序逻辑电路4位二进制同步可逆计数器位二进制同步可逆计数器74