计算机组成原理-第28+讲(习题)

1、12第一题：第一题：设机器字长为设机器字长为8 8位（含位（含1 1位符号位）位符号位）直接写出直接写出十进制数十进制数X=-108对应的原对应的原码、反码、补码和移码码、反码、补码和移码3第二题：第二题：已知已知X=0.1001，Y=0.1101，分别，分别用原码一位乘、原码二位乘计算用原码一位乘、原码二位乘计算X*Y的积的积4第三题：第三题：已知已知X=0.1001，Y=0.1101，用加，用加减交替法原码一位除计算的减交替法原码一位除计算的商和余数。商和余数。5第四题：第四题：设浮点数阶码取设浮点数阶码取3 3位，尾数取位，尾数取4 4位位（均不含符号位），要求阶码用移（均不含符号位），

2、要求阶码用移码运算，尾数用原码一位乘运算，码运算，尾数用原码一位乘运算，计算计算X XY Y，且结果保留，且结果保留1 1倍字长。倍字长。 X=2X=2-011-011(-0.1001)(-0.1001) Y=2 Y=2101101(-0.1101)(-0.1101)6第五题：第五题：已知已知4位信息为，求其海明位信息为，求其海明码的值码的值7第六题：第六题：一个一个4 4体低位交叉的存储器，假设存体低位交叉的存储器，假设存取周期为取周期为T T，CPUCPU每隔每隔1/41/4存取周期启存取周期启动一个存储体，试问依次访问动一个存储体，试问依次访问3232个个字需要多少个存取周期。字需要多少

3、个存取周期。8第七题：第七题：用用8 88位的位的RAM芯片（芯片内是芯片（芯片内是256256结构），设计结构），设计328位的存储器。位的存储器。（）采用分散刷新方式，如单元刷新间隔不超过（）采用分散刷新方式，如单元刷新间隔不超过2ms，则，则刷新信号的周期是多少？刷新信号的周期是多少？（）如采用集中刷新方式，设读（）如采用集中刷新方式，设读/写周期写周期T=0.1s，存储器，存储器刷新一遍最少用多少时间？刷新一遍最少用多少时间？ （3）需要少这样的）需要少这样的RAM芯片？芯片？ （4）画出存储器的逻辑图）画出存储器的逻辑图 （5）如果采用多体交叉存储方案，地址线应如何分配？）如果采用多

4、体交叉存储方案，地址线应如何分配？9l第八题：第八题：l设设CPU共有共有16根地址线，根地址线，8根数据线，并用根数据线，并用MREQ作访存控制信号，作访存控制信号，R/W作读作读/写信号。现有这些存储写信号。现有这些存储芯片：芯片：ROM（2K8位，位，4K4位，位，8K8位），位），RAM（1K4位，位，2K8位，位，4K8位）及位）及74138译译码器和其它门电路（门电路自定）。码器和其它门电路（门电路自定）。l试从上述规格中选用合适的芯片，画出试从上述规格中选用合适的芯片，画出CPU和存储和存储器芯片连接图。要求如下：器芯片连接图。要求如下：l（1）最小）最小4K地址为系统程序区，地

5、址为系统程序区，409616383地地址范围为用户程序区。址范围为用户程序区。l（2）指出选用的存储芯片类型及数量。）指出选用的存储芯片类型及数量。l（3）详细画出片选逻辑。）详细画出片选逻辑。10l第九题：第九题：l某指令系统字长为某指令系统字长为16位，操作数地址码位，操作数地址码取取4位，试提出一种方案，使该指令系统位，试提出一种方案，使该指令系统有有11条三地址指令、条三地址指令、32条二地址指令、条二地址指令、108条一地址指令。条一地址指令。 11l第十题：第十题：l一种二进制一种二进制RS型型32位的指令结构如下：位的指令结构如下：其中其中OP为操作码字段，为操作码字段，X为寻址

6、模式字段，为寻址模式字段，D为偏为偏移量字段，其寻址模式定义和有效地址移量字段，其寻址模式定义和有效地址E算法及说算法及说明列表如下：请写出种寻址方式的名称。明列表如下：请写出种寻址方式的名称。寻址方式寻址方式有效地址算法有效地址算法说明说明（）（）（）（）（）（）（）（）为程序计数器为程序计数器12l下图所示为双总线结构机器的数据通路，下图所示为双总线结构机器的数据通路，IR为指令寄存器，为指令寄存器，PC为程序计数器为程序计数器（具有自增功能），（具有自增功能），M为主存（受为主存（受R/W#信号控制），信号控制），AR为地址寄存器，为地址寄存器，DR为数据缓冲寄存器，为数据缓冲寄存器，A

7、LU由加、减控制信号决定完成何种操作，控制信号由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示表示y寄存器的输入控制信号，寄存器的输入控制信号，R1o为寄存器为寄存器R1的输出控制信号，未标字符的线为的输出控制信号，未标字符的线为直通线，不受控制。直通线，不受控制。l利用该结构机器实现利用该结构机器实现“ADDR2,R1”指令功能，指出其指令周期及每周期所指令功能，指出其指令周期及每周期所需控制信号。假设该指令的地址已放入需控制信号。假设该指令的地址已放入PC中，并在流程

8、图每一个中，并在流程图每一个CPU周期右周期右边列出相应的微操作控制信号序列。（边列出相应的微操作控制信号序列。（第十一题第十一题 ）13l设设CPU内部结构如下图所示，内部结构如下图所示，此外还设有此外还设有B、C、D、E、H、L 6个寄存器，它们各自的输个寄存器，它们各自的输入和输出端都与内部总线相通，入和输出端都与内部总线相通，并分别受控制信号控制（如并分别受控制信号控制（如Bi为寄存器为寄存器B的输入控制，的输入控制，Bo为为寄存器寄存器B的输出控制）。的输出控制）。CU为为控制信号产生部件，控制信号产生部件，MAR为存为存储器地址寄存器，储器地址寄存器，MDR为存储为存储器数据寄存器

9、。要求从取指令器数据寄存器。要求从取指令开始，画出开始，画出ADD B,C (B)+(C)B)指令的指令周期指令的指令周期信息流程图，并列出相应的控信息流程图，并列出相应的控制信号序列。（假设该指令的制信号序列。（假设该指令的地址已放入地址已放入PC中）（第十二题）中）（第十二题）14l第十三题：第十三题：l指令流水线有取指令（指令流水线有取指令（IF）、译码（）、译码（ID）、）、执行（执行（EX）、写回（）、写回（WB）四个过程段，）四个过程段，共有条指令连续输入此流水线。共有条指令连续输入此流水线。画出流水线时空图，假设时钟周期画出流水线时空图，假设时钟周期100ns。求流水线的实际吞吐

10、率和加速比。求流水线的实际吞吐率和加速比。15l按按“增量与下址字段增量与下址字段”方式原理图说明各种后继微方式原理图说明各种后继微地址的产生情况地址的产生情况 （第十四题）（第十四题）微程序CT置数入口译码器PC控制存储器CSBCF(7)RRCT CT=0 -1BCF（6）*=BCF（6）BCF（7）+1*IRCT=0BAF PC结果=0溢出操作码地址码.控制字段BCFBAF译码器01234567“增量与下址字段”方式的原理图BCF（5）16l第十五题：第十五题：l某程序对页面要求的序列为某程序对页面要求的序列为P6P4P8P4P3P6P3P4P7P3P4P6P4P3P6，设主，设主存容量为

11、存容量为4个页面，求用和替换算个页面，求用和替换算法时各自的命中率法时各自的命中率(假设开始时主存为空假设开始时主存为空)。17l第十六题：第十六题：l某计算机存储器按字节寻址，设主存容量为某计算机存储器按字节寻址，设主存容量为KB，Cache容量为容量为KB，每块有个字，每字，每块有个字，每字64位。位。 若若Cache采用直接映射方式，请给出主存地址字段中各段采用直接映射方式，请给出主存地址字段中各段的位数。的位数。若若Cache采用四路组相联映射，请给出主存地址字段中各采用四路组相联映射，请给出主存地址字段中各段的位数。段的位数。（3）若）若Cache采用全相联映射，请给出主存地址字段中

12、各段采用全相联映射，请给出主存地址字段中各段的位数。的位数。18l第十七题：第十七题：l设磁盘组有设磁盘组有11个盘片，每片有个盘片，每片有2个记录面；存储区个记录面；存储区域内直径域内直径2.36英寸，外直径英寸，外直径5.00英寸；道密度为英寸；道密度为1250TPI，内层位密度为，内层位密度为52400bpi，转速为，转速为2400rpm，问：，问：l（1）有多少存储面可用？）有多少存储面可用？l（2）共有多少圆柱面？）共有多少圆柱面？l（3）每道存储多少字节？）每道存储多少字节？l（4）磁盘组总存储容量是多少？）磁盘组总存储容量是多少？l（5）每扇区存储）每扇区存储2KB数据，在寻址命

13、令中如何表数据，在寻址命令中如何表示磁盘地址？示磁盘地址？l（6）数据传输率是多少？）数据传输率是多少？19l第十八题：第十八题：l设高密度软盘，每面设高密度软盘，每面80个磁道，每磁道个磁道，每磁道15个扇区，个扇区，每扇区存储每扇区存储512B。已知磁盘的转速为。已知磁盘的转速为360rpm，现，现要在一个磁道上写入要在一个磁道上写入4096B数据，平均需要多少时数据，平均需要多少时间？（假设找道时间间？（假设找道时间20ms50ms）。）。20l第十九题：第十九题：l设写入代码为设写入代码为100010111，试分别画出，试分别画出RZ、NRZ1、PM、FM、MFM的写入电流波形，并指出

14、哪些具的写入电流波形，并指出哪些具有自同步能力。有自同步能力。 21l第二十题：第二十题：l某总线在一个总线周期中并行传送个字节的数某总线在一个总线周期中并行传送个字节的数据，假设一个总线周期等于一个总线时钟周期，据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为总线时钟频率为MHz，总线带宽是多少，总线带宽是多少?22l第二十一题：第二十一题：l在异步串行传送系统中，字符格式为：在异步串行传送系统中，字符格式为：1个起始个起始位、位、8个数据位、个数据位、1个校验位、个校验位、1个终止位。若要个终止位。若要求每秒传送求每秒传送120个字符，试求传送的波特率和比个字符，试求传送的波特率和

15、比特率。特率。l（波特率是指单位时间内传输的二进制数据的位（波特率是指单位时间内传输的二进制数据的位数；比特率是指单位时间内传输的二进制数据的数；比特率是指单位时间内传输的二进制数据的有效位数。）有效位数。）23l第二十二题：第二十二题：l假定某外设向假定某外设向CPU传送数据，最高频率为传送数据，最高频率为40K次次/秒，而相应的中断处理程序的执行时间为秒，而相应的中断处理程序的执行时间为40s，问该外设是否可采用中断方式工作并说明理由。问该外设是否可采用中断方式工作并说明理由。24设某模型机可以实现设某模型机可以实现4级中断请求，级中断请求，4级中断请求的级中断请求的优先级别由高到低为优先级别由高到低为1234的顺序。若在的顺序。若在CPU执行主程序过程中同时出现了执行主程序过程中同时出现了3个中断请求个中断请求2、3和和4，处理完这些中断请求后，又出现了中断请，处理完这些中断请求后，又出现了中断请求求2，在执行此，在执行此2级中断服务程序时，又出现了第级中断服务程序时，又出现了第1级的中断请求级的中断请求1，请在下图基础上画出实现上述中，请在下图基础上画出实现上述中断处理过程的示意图。（第二十三题）断处理过程的示意图。（第二十三题）25