数字电子技术及应用_半导体存储器和可编程逻辑器件

1、数字电子技术及应用数字电子技术及应用第第7章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件概述概述7.1半导体存储器半导体存储器7.2可编程逻辑器件可编程逻辑器件7.37.1 概述概述 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件(Programmable Logic Device，PLD）都属于大规模集成电路（）都属于大规模集成电路（LSIC）或）或超大规模集成电路超大规模集成电路(VLSIC)。LSIC/VLSIC从应用角度可分从应用角度可分为通用型、专用型、半定制专用型和用户可编程型四类。为通用型、专用型、半定制专用型和用户可编程型四类。通用型器件通用型器件和和

2、SSIC、MSIC一样，是已经定型生产的标准化、一样，是已经定型生产的标准化、系列化产品。系列化产品。 优点：集成度高、功能强、功耗小、价格便宜、优点：集成度高、功能强、功耗小、价格便宜、适用面广；适用面广； 缺点是逻辑功能固定缺点是逻辑功能固定 ，开发研制费用较高，开发研制费用较高 。专用集成电路专用集成电路（Application-Specific Integration Circuits，ASIC）是为某类专门设备或某种专门用途，由工厂根据用户）是为某类专门设备或某种专门用途，由工厂根据用户的电路设计图专门定制的具有特定功能的集成块，只能用于一的电路设计图专门定制的具有特定功能的集成块，

3、只能用于一种或几种专用设备和系统中。这类芯片比通用型芯片更有利于种或几种专用设备和系统中。这类芯片比通用型芯片更有利于缩小系统体积，减少信号连线，提高电路可靠性，且利于电路缩小系统体积，减少信号连线，提高电路可靠性，且利于电路保密。缺点是设计、生产成本高，研制周期长，所以除大批量保密。缺点是设计、生产成本高，研制周期长，所以除大批量生产外一般很少采用。生产外一般很少采用。 半定制专用型芯片半定制专用型芯片（Semi-Custom Application-Specific Integration Circuits，SCASIC）是介于通用型和专用型之）是介于通用型和专用型之间的一种间的一种LSI

4、CVLSIC。较典型的有门阵列（。较典型的有门阵列（Gate Array，GA）和标准单元（）和标准单元（Standard Cell，SC）两种。这种芯片的）两种。这种芯片的研制工作通常是在用户和厂家的密切协作下完成的研制工作通常是在用户和厂家的密切协作下完成的 。 用户可编程型电路用户可编程型电路，是一种可由用户自己定义或改写功能的，是一种可由用户自己定义或改写功能的逻辑器件，称为逻辑器件，称为可编程逻辑器件（可编程逻辑器件（PLD）。利用。利用PLD进行逻进行逻辑设计，不仅设计灵活方便，而且具有较理想的性价比，较辑设计，不仅设计灵活方便，而且具有较理想的性价比，较高的性能指标，较低的风险和

5、较短的设计周期，特别适于需高的性能指标，较低的风险和较短的设计周期，特别适于需要反复调试、修改的研制性设计。要反复调试、修改的研制性设计。 PLD是是20世纪世纪70年代发展起来的一种新型年代发展起来的一种新型LSICVLSIC逻辑逻辑器件。从那时以来，它大体经历了器件。从那时以来，它大体经历了PROM、PLA、PAL、GAL、EPLD、FPGA和和CPLD等发展过程。其中等发展过程。其中PROM、PLA、PAL和和GAL通常称为简单可编程逻辑器件（通常称为简单可编程逻辑器件（Simple PLD ，SPLD）或低密度可编程逻辑器件（）或低密度可编程逻辑器件（Low Density PLD ，

6、LDPLD），而），而EPLD、FPGA和和CPLD则被称为高密度则被称为高密度可编程逻辑器件（可编程逻辑器件（High Density PLD ，HDPLD）。）。 7.2 半导体存储器半导体存储器能存储大量二值信息的器件能存储大量二值信息的器件存储器的容量：存储器的容量存储器的容量：存储器的容量= =字数（字数（m m）位数（位数（n n）例：例： 2 210108 8性能指标性能指标存储容量存储容量存储时间存储时间分类分类只读存储器（只读存储器（Read-Only Memory，ROM） 随机存取存储器（随机存取存储器（Random Access Memory，RAM） 7.2.1 随机

7、存取存储器（随机存取存储器（RAM）1RAM的基本结构的基本结构 存储单元有存储单元有静态存储单元静态存储单元和和动态存储单元动态存储单元两种。两种。（1）存储矩阵）存储矩阵 静态随机存储器静态随机存储器(SRAM)的存储单元的存储单元作才有效。作才有效。电路相连，此时读写操电路相连，此时读写操的锁存器才与输入输出的锁存器才与输入输出同时导通，存储单元同时导通，存储单元都被选中时，都被选中时，只有相应的行、列地址只有相应的行、列地址87TT 动态随机存储器动态随机存储器(DRAM)的存储单元的存储单元RAM的动态存储单元是利用的动态存储单元是利用MOS管栅极电容可以存储电荷管栅极电容可以存储电

8、荷的原理制成的。的原理制成的。 （2）地址译码器）地址译码器 地址译码器就是用于实现对地址译码器就是用于实现对RAM芯片中字单元的选择，芯片中字单元的选择，即地址选择。即地址选择。 由于由于RAM芯片的存储容量一般都很大，所以地址译码器芯片的存储容量一般都很大，所以地址译码器多采用双译码结构，即将输入地址分为两部分，分别由行译多采用双译码结构，即将输入地址分为两部分，分别由行译码器和列译码器进行译码。码器和列译码器进行译码。 2. 集成集成RAM芯片芯片 RAM芯片举例芯片举例MCM6264是是CMOS静态静态RAM。 存储容量：存储容量：2138=8K8（位）（位）7.2.2 只读存储器只读

9、存储器1ROM的基本结构的基本结构存储容量：存储容量：2nm（位）（位）实际上，实际上，ROM的地址译码器就是由大量的地址译码器就是由大量“与与”门组成的，称门组成的，称为为“与与”阵列；而存储矩阵则由大量阵列；而存储矩阵则由大量“或或”门组成，称为门组成，称为“或或”阵列。阵列。 任何逻辑函数写成最小项表达式后都是若干个最小项之和，任何逻辑函数写成最小项表达式后都是若干个最小项之和，所以利用上述所以利用上述ROM结构，可以实现任意包含结构，可以实现任意包含n变量的逻辑函变量的逻辑函数。由此可见，数。由此可见，ROM不仅可作为只读存储器使用，也可用不仅可作为只读存储器使用，也可用于实现任意组合

10、逻辑函数。于实现任意组合逻辑函数。图中，图中，“与与”阵列包含阵列包含2n个个n端输入端输入“与门与门”，产生，产生2n个输出，个输出，每个输出代表一个包含每个输出代表一个包含n变量变量A0An-1的最小项。的最小项。“或或”阵列阵列包含的包含的“或或”门个数就是门个数就是ROM的输出端数，即存储字的位数的输出端数，即存储字的位数m，每个每个“或或”门输出端得到的是若干个最小项之和。门输出端得到的是若干个最小项之和。 44位位MOS场效应管场效应管ROM ROM电路中每个位单元所存储电路中每个位单元所存储的数据，是以该单元是否设置的数据，是以该单元是否设置MOS场效应管（也可以是二极场效应管（

11、也可以是二极管或双极型三极管）来表示的，管或双极型三极管）来表示的，设置了管子表示存入设置了管子表示存入“1”，未，未设置管子表示存入设置管子表示存入“0”（当然（当然也可以相反）。也可以相反）。 ROM的分类的分类按或阵列所用器件类型不同，有二极管按或阵列所用器件类型不同，有二极管ROM、双极型三、双极型三极管极管ROM和和MOS场效应管场效应管ROM之分。之分。 根据存储内容写入方式的不同根据存储内容写入方式的不同 ，可分为，可分为固定固定ROM ，也称掩膜，也称掩膜ROM可编程可编程ROM（PROM） 可擦除可编程可擦除可编程ROM：有光擦除（：有光擦除（EPROM）和电）和电擦除（擦除

12、（E2PROM）两种。）两种。 特点：出厂时已固定，不能更改特点：出厂时已固定，不能更改允许用户根据需要自己写入，但允许用户根据需要自己写入，但只能写入一次，一经写入便不能只能写入一次，一经写入便不能再改写再改写 存储内容写入后，可用紫外线照射方法或电存储内容写入后，可用紫外线照射方法或电擦除方法擦除，然后允许再写入新的内容，擦除方法擦除，然后允许再写入新的内容，不过这种改写操作较复杂且费时，所以正常不过这种改写操作较复杂且费时，所以正常工作时仍只进行读出操作。工作时仍只进行读出操作。 2.集成集成ROM芯片芯片举例：举例：Intel2716EPROM （24脚双列直插式脚双列直插式LSIC芯

13、片芯片 ）工作方式：工作方式：1读出方式；读出方式；2功率下降；功率下降；3编程方式；编程方式； 4编程禁止方式；编程禁止方式；5编程检验方式。编程检验方式。7.2.3 半导体半导体存储器的应用（1）字长（位数）扩展）字长（位数）扩展指存储器指存储器字数不变，只增加存储器的位数字数不变，只增加存储器的位数接法：将各片存储器的地址线、读接法：将各片存储器的地址线、读/写信号线、片选信号线对应地写信号线、片选信号线对应地并接在一起。并接在一起。1存储器容量的扩展存储器容量的扩展（2）字扩展）字扩展指扩展成的存储器指扩展成的存储器字数增加而数据位数不变字数增加而数据位数不变CSWRAAOIOI /9

14、030片选信号：写信号：读地址线：数据线：CSWRAAAAOIOI片片选信号：写信号：读地址线：数据线：16 /,13109030字扩展通常是利用外加字扩展通常是利用外加译码器译码器控制存储芯片的片选信控制存储芯片的片选信号端来实现。号端来实现。 CBBAY0例例7.2.1 用用ROM实现下列组合逻辑函数。实现下列组合逻辑函数。CBACDDABY1BCDACY2DBACDABCY3解：解：)11,10, 7 , 6 , 5 , 4 , 3 , 2(0mY)15,14,13,12,11, 5 , 4(1mY)15,14,11,10, 7(2mY)15,14,11, 9 , 3 , 1 (3mY2

15、.用存储器实现组合逻辑函数用存储器实现组合逻辑函数)11,10, 7 , 6 , 5 , 4 , 3 , 2(0mY)15,14,13,12,11, 5 , 4(1mY)15,14,11,10, 7(2mY)15,14,11, 9 , 3 , 1 (3mY)11,10, 7 , 6 , 5 , 4 , 3 , 2(0mY)15,14,13,12,11, 5 , 4(1mY例例7.2.2 试用试用ROM设计一个八段字符显示译码器。设计一个八段字符显示译码器。7.3 可编程逻辑器件可编程逻辑器件7.3.1 可编程逻辑器件的基本概念可编程逻辑器件的基本概念 1. 数字集成电路从功能上分为通用型、专用

16、型两大类。数字集成电路从功能上分为通用型、专用型两大类。2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的集成电路。用户通过对器件编程来设定的集成电路。3.PLD的发展和分类的发展和分类:低密度低密度PLD（或称简单（或称简单PLD）高密度高密度PLD1PLD的基本结构的基本结构2PLD的电路符号的电路符号3PLD的分类的分类 分类 与阵列 或阵列 输出结构 PROM 固定 可编程 固定 PLA 可编程 可编程 固定 PAL 可编程 固定 固定 GAL 可编程 固定或可编程 可组态 表 7.3.1 PLD 的分类

17、PLD的分类方法很多，通常根据的分类方法很多，通常根据PLD的各个部分的各个部分是否可以编程或组态，是否可以编程或组态， 将将PLD分为分为PROM（可编程只（可编程只读存储器）、读存储器）、PLA（可编程逻辑阵列）、（可编程逻辑阵列）、PAL（可编（可编程阵列逻辑）、程阵列逻辑）、GAL（通用阵列逻辑）等四类。（通用阵列逻辑）等四类。 图 7.3.4 PLA的阵列结构 图 7.3.5 PAL（GAL）的阵列结构 PLD的分类方法：的分类方法： 按集成度来区分按集成度来区分简单简单PLD（集成度较低）（集成度较低）复杂复杂PLD（集成度较高）（集成度较高）PROM、PLA、PAL、GAL CP

18、LD、FPGA 从结构上来区分从结构上来区分一类是乘积项结构器件，其基本结构为一类是乘积项结构器件，其基本结构为“与与或阵列或阵列”的器件，大部分简单的器件，大部分简单PLD和和CPLD都属于这个范畴都属于这个范畴 。另一类是查表结构器件（另一类是查表结构器件（SRAM结构）。由简单的查找结构）。由简单的查找表组成可编程门，再构成阵列形式，表组成可编程门，再构成阵列形式，FPGA就属于此类就属于此类器件。器件。 从编程工艺上区分从编程工艺上区分一类是一类是E2PROM型，现有的大部分型，现有的大部分CPLD及及GAL器件都器件都采用此种结构采用此种结构 另一类是另一类是SRAM型，即型，即SR

19、AM查找表结构的器件，大部查找表结构的器件，大部分的分的FPGA器件都是采用此种编程工艺。器件都是采用此种编程工艺。 7.3.2 可编程逻辑阵列可编程逻辑阵列BCABYBCBAYBABAYEN2100时，没有存储单元，用于没有存储单元，用于设计组合逻辑电路，设计组合逻辑电路，属于组合逻辑型属于组合逻辑型PLA时序逻辑型时序逻辑型PLA 将触发器的输出反将触发器的输出反馈到与阵列上馈到与阵列上 7.3.3 可编程阵列逻辑可编程阵列逻辑1.PAL的基本电路结构的基本电路结构 由可编程的与阵列、固定的或阵列和输入、输出缓冲由可编程的与阵列、固定的或阵列和输入、输出缓冲电路组成。电路组成。CDBCAB

20、YDCDCBABAYDCBAY210)(专用输出结构专用输出结构具有可编程输入输出结构具有可编程输入输出结构的的PAL16L8的逻辑图。它的逻辑图。它有有10个固定的变量输入端个固定的变量输入端（引脚（引脚19，引脚，引脚11）、）、两两个固定的输出端个固定的输出端（引脚（引脚12,19）和）和6个可编程输入个可编程输入输出端输出端（引脚（引脚1318）。这）。这6个端子（通过编程）既可个端子（通过编程）既可作为输入端使用又可作为作为输入端使用又可作为输出端使用。与阵列能产输出端使用。与阵列能产生生64个乘积项，或阵列最个乘积项，或阵列最多可以同时产生多可以同时产生8个输出函个输出函数。如果将

21、数。如果将6个可编程输入个可编程输入输出端全部设置为输入端输出端全部设置为输入端时，它的变量输入端最多时，它的变量输入端最多可达可达16个。个。PAL16L8输出缓冲电路中含有输出缓冲电路中含有4个触发器，而且触发个触发器，而且触发器的输出又全都反馈器的输出又全都反馈到了与阵列上，所以到了与阵列上，所以不仅可以用它设计组不仅可以用它设计组合逻辑电路，还可以合逻辑电路，还可以用来设计时序逻辑电用来设计时序逻辑电路。路。 PAL16R4 7.3.4 7.3.4 通用阵列逻辑通用阵列逻辑通用阵列逻辑通用阵列逻辑GAL是通用性更强的可编程逻辑器件是通用性更强的可编程逻辑器件电路结构形式电路结构形式可编

22、程可编程“与与”阵列阵列 + 固定固定“或或”阵列阵列 + 可编程输出电路可编程输出电路OLMC编程单元编程单元采用采用E2CMOS 可改写可改写 GAL16V8 GAL16V8的的OLMC7.3.5 7.3.5 复杂可编程逻辑器件复杂可编程逻辑器件CPLD由若干可编程的通用逻辑模块（由若干可编程的通用逻辑模块（generic logic block，GLB）、可编程的输入输出模块（）、可编程的输入输出模块（input/output block，IOB）和可编程的内部连线组成。）和可编程的内部连线组成。GLB中的宏单元中的宏单元 每个每个GLB中包含中包含820个宏单元，规模较大的个宏单元，规

23、模较大的CPLD中可包中可包含含1000多个。多个。7.3.6 现场可编程门阵列现场可编程门阵列包含若干个可编程逻辑模块（包含若干个可编程逻辑模块（CLB）、可编程输入输出模）、可编程输入输出模块块IOB和一整套的可编程内部资源。和一整套的可编程内部资源。以以Xilinx公司的公司的XC2064为例为例1. CLB包含一个组合逻辑电路、一个包含一个组合逻辑电路、一个D触发器和触发器和6 6个数据选择器。个数据选择器。可构成时序电路。可构成时序电路。2. IOB由三态输出缓冲器、输入缓冲器、由三态输出缓冲器、输入缓冲器、D触发器和两个数据选触发器和两个数据选择器组成。择器组成。可以设置为输入可以设置为输入/ /输出；输入时可设置为同步、异步。输出；输入时可设置为同步、异步。3