第七章、输入输出系统总结

1、第7章 输入输出系统7.1 I/O设备一、外设的地位和作用外设是计算机系统的重要组成部分。外设是人机对话的工具。外设是完成数据媒体变换的装置。外设是系统软件及信息的驻在地。外设是计算机推广应用的桥梁。二、外设的特点速度慢：机电混合装置，ms级。多样性及复杂性：涉及机电光磁声等学科，传输速率差异大，方式各不相同。S三、外设的分类1. 人机交互设备 键盘 鼠标 打印机 显示器 2. 信息驻留设备 磁盘 光盘 磁带3. 机机通信设备 调制解调器 网卡 路由器4、 输入设备1. 键盘2. 鼠标3. 触摸屏5、 输出设备1. 显示器2. 打印机六、其他1. A/D、D/A 模拟/数字（数字/模拟）转换器

2、2. 终端 由键盘和显示器组成 完成显示控制与存储 键盘管理及通信控制3. 汉字处理 汉字输入、汉字存储、汉字输出七、多谋体技术八、I/O操作的特点1.异步性2.实时性3.IO操作的实现与设备的无关性7.2 I/O系统的发展1.早期阶段：以运算器为中心，分散连接2.接口模块和 DMA 阶段：总线连接3.具有通道结构的阶段 通道是用来负责管理IO设备以及实现主存与IO设备之间交换信息的部件，可看作是一种具有特殊功能的处理器。具有专用的通道指令，可以独立运行程序，但受制于CPU，是从属于CPU的一个专用处理器4.具有 I/O 处理机的阶段7.3 I/O 接 口 IO接口通常是指主机与外设之间的一个

3、硬件电路及其相应的软件控制。 而端口是指这些接口电路中的一些寄存器，包含有数据端口、控制端口和状态端口，若干个端口加上控制逻辑才能组成接口。1、 概述1. 实现设备的选择2. 实现数据缓冲达到速度匹配3. 实现数据串并格式转换4. 实现电平转换5. 传送控制命令6. 反映设备的状态（“忙”、“就绪”、“中断请求”）二、接口的功能和组成1、总线连接方式的 I/O 接口电路 (1) 设备选择线(2) 数据线(3) 命令线(4) 状态线2. 接口的功能和组成1）、功能选址功能传送命令的功能数据转换和传送的功能 注：格式转换(串并转换)和信号电平转换反映设备状态的功能2）、组成设备选择电路命令寄存器

4、命令译码器数据缓冲寄存器设备状态标记3. I/O 接口的基本组成三、接口类型1. 按数据 传送方式 分类并行接口串行接口2. 按功能 选择的灵活性 分类可编程接口不可编程接口3. 按通用性分类通用接口专用接口4. 按数据传送控制方式分类中断接口DMA接口7.4 I/O系统概述 I/O控制：即对输入输出操作实行硬件和软件的控制。I/O系统包括： ØI/O设备 I/O控制部件 主存及其控制的有关部分 与I/O操作有关的软件等一、I/O设备的特点 Ø1. 速度慢 2. 多样性与复杂性2、 I/O系统的组织原则1. I/O系统的自治控制 自治控制即将功能分散化，也就是说要使输入输出

5、功能尽可能地从CPU中分散出来，由专门的部件去完成。 2. I/O系统的分类原则对于慢速外设，一般采用处理机定时查询方式或程序中断方式来控制数据的传送。 对于高速外设，传送的信息量大，且单个字符之间间隔时间极短，为减少对主机的打扰，可采用DMA（直接存储器存取）方式来控制数据的传送。 对于配备外设多、信息传输量很大的中、大、巨型机系统，则采用I/O通道或外围处理机方式来控制数据传送。 3. I/O系统的层次结构 一般将标准的操作及控制功能放在与主存及CPU相连的层次，而将非标准的操作及控制功能放在与设备相连的层次。 在大、中型计算机系统中，一般采用四级层次结构的I/O子系统，它由外设、设备控制

6、器、I/O通道和CPU的一部分组成。 在小型、微型机中，一般采用CPU、接口、外设三级层次结构的I/O子系统。 I/O通道的基本功能： 1. 从CPU接受I/O指令，选择某一指定外设与主机相连； 2.从主存选取通道命令，形成通道程序，并据此向设备控制器发送操作命令；3.对设备控制器进行初始化，指出外设读写信息的位置、与外设交换信息的主存缓冲区地址、交换的数据量；4接收外设的状态信息，形成并保存通道的状态信息，根据需要将状态信息送往内存指定单元；5. 将外设与通道本身的中断请求按预先规定的优先顺序进行排队，并通知CPU处理。6.控制外设与主存之间交换数据，并完成数据字的分拆与装配，提供数据缓冲；

7、 接口的基本功能：u 1.实现主机与外设之间的通信与联络控制，其中包括同步控制、设备选择、中断控制等； 2.实现数据缓冲，以达到主机与外设之间的速度匹配； 3.接受主机的命令，提供设备接口的状态，并按主机的命令控制外设工作。接口与通道的比较接口在组成上不如通道的独立性强，其管理和控制外设的功能也比通道弱。三级子系统无论在并行性还是系统效率方面均低于四级子系统。 I/O接口的类型： 按数据传送的宽度分： 并行接口：设备与接口之间以字节或字为单位进行传送。 串行接口：设备与接口之间以位为单位进行传送，但接口与主机之间仍以字节或字并行传送。 按数据传送的控制方式分： 程序控制I/O接口 程序中断I/

8、O接口 DMA接口3、 输入输出设备的编址设备码：即设备地址。 CPU对I/O设备的寻址有两种方法： 1.设置专门的I/O指令 I/O指令至少由OP和设备码两部分组成。 OP：指明I/O操作类型设备码：指出进行I/O操作设备的设备号特点：I/O设备独立编址，设备码短，硬件结构简单，但每条指令功能弱，且指令种类较多 2.利用访存指令完成I/O功能 特点：外设与内存统一编址，指令功能强，配置合理，使用灵活，但设备码长，且减少了内存使用空间，硬件结构较复杂。四、I/O设备数据控制方式 1. I/O控制方式的发展 2.五种I/O控制方式 (1) 程序直接控制方式 完全通过程序来控制主机与外设之间的信息

9、传送。一般采用条件传送或称状态驱动方式。 特点： 每运行一次该程序，只能控制主机与外设交换一个单位数据，交换一批数据则要重复执行该程序段若干次。 CPU与外设之间是串行互等的工作方式。 诸外设只能串行工作。 计算机系统以CPU为中心，外设与主存之间无直接数据通路，主存与外设之间的数据交换全部由CPU承担。(2) 程序中断传送方式 采用输入输出中断控制主机与外设之间的信息传送。特点：外设与主存交换一个数据，要向CPU提一次中断请求。在一定程度上实现了外设与主机的并行工作。诸外设可并行工作。系统以CPU为中心，交换一批数据的控制全部由CPU承担。3) DMA方式 在外设与主存之间开辟直接的数据通路

10、，由DMAC控制外设与主存交换一批数据。特点： 外设与主存交换一个数据窃取一个工作周期，数据传送由DMAC控制，它不占用CPU的寄存器，也不破坏CPU的工作状态，所以CPU无需保护现场。 交换一批数据过程中，CPU与I/O设备是并行工作的。系统以主存为中心，主存被并行工作的CPU和I/O子系统所共享。 交换信息之前，CPU对DMAC初始化（称前处理）。传送结束时，CPU处理一次中断（称后处理）。DMA方式与前两种方式比较1.DMA方式通过硬件来完成对数据交换的控制，且系统以主存为中心；2. 前两种方式通过软件来实现对输入输出的控制，且系统以CPU为中心。DMA方式的局限性： 对外设的管理与某些

11、操作的控制仍需由CPU承担； 一类或一台外设就需要一套DMA硬件装置。(4) I/O通道控制方式 通道具有自己的指令系统，利用通道命令编写的通道程序和通道硬件控制部件来管理多台外设与主存交换数据。 特点： 一道通道程序只能控制一台设备与主存交换数据，一个通道中可并行执行多道通道程序，所以通过通道可同时控制多台外设并行工作。 一道通道程序可控制一台设备与主存交换多批数据，执行多种操作。 实现了I/O设备与CPU、I/O设备与I/O设备之间的并行工作。 系统以主存为中心。 CPU启动I/O设备工作只需进行前处理与后处理。 前处理：CPU向通道发启动命令。 后处理：中断处理。I/O通道方式的局限性I

12、/O传送的前处理和后处理还得由CPU干预；当通道出错或出现其它异常情况时，I/O通道本身无能为力，还要通过I/O中断由CPU进行处理；码制变换、格式处理、数据块的校验仍需由CPU承担；一些I/O的管理工作，如文件管理、设备管理等操作系统的工作，I/O通道更是无能为力。 (5) 外围处理机方式(PPU方式)外围处理机实质上就是一台处理机或小型通用计算机，它通过运行外围处理机程序控制外设与主存交换数据。特点： 外围处理机具有CPU的特征，有自己完善的指令系统，有自己独立的存储器、操作系统，可进行设备管理、文件管理和中断管理。它既可以完成I/O通道所要完成的I/O控制，又可以完成码制变换、格式处理、

13、数据块的校验等操作。CPU要使用外设时，只要向它发出调用命令后，即可返回执行原程序，交换数据的过程全部由PPU承担。 系统以存储器为中心。7.5 中断 1.中断的含义 所谓中断是指计算机具有能停止正在执行的程序，转去处理当前出现的急需处理的事件，处理完后又能继续运行原程序的一种功能。 中断事件：程序出错，硬件故障， 外设与内存交换一个数据， 从控制台敲给机器一个命令， 某道程序无法继续运行下去. 2. 中断的作用(1) 使CPU与I/O设备并行工作(2) 使机器具有处理应急事件的能力(3) 便于实现人机联系(4) 实现多道程序和分时操作(5) 实现实时处理(6) 实现应用程序(目态程序)和操作

14、系统 (管态程序)的联系(7) 实现多处理机系统中各处理机间的联系3.中断的分类按中断的来源分为： 1)内中断：处理机由于内部硬件与软件原因引起的中断。 内中断分为硬件故障中断与陷阱。 硬件故障中断：包括电源掉电、内存读写校验错、运算线路校验错、数据通路校验错以及其它硬件故障。 陷阱：由于程序本身运行的原因而引起的中断。 如：非法OP、溢出、除数为0、用户程序执行特权指令等。 这种中断与程序是同步的。 2)外中断：来自处理机外部的中断。 如：I/O中断、操作控制台中断、定时器中断、外部信号中断等。 这种中断与程序是异步的。4. 中断的建立与判优1)中断的建立 中断源：指任何引起中断的事件，即发

15、出中断请求的来源。 中断触发器：对每一个中断源设置一个触发器，以记录中断事件是否发生。当有中断发生时，把中断触发器置“1” 中断寄存器：全机的多个中断触发器的集合。 中断字(中断码)：中断寄存器的内容。2)中断优先权与中断级 优先权：指有多个中断同时发生时，对中断响应的优先次序。 中断级：把所有的中断源按不同的类别分成若干级，称为中断级。 主优先级：即中断级，也就是不同类别中断的级别。 次优先级：同一主优先级内的不同中断源的级别。 当多个中断源同时提出中断请求时，首先按主优先级确定优先次序，然后再按次优先级确定优先次序，优先权高的先响应，优先权低的后响应。 级中断寄存器：同一主优先级的多个中断

16、触发器的集合。 级中断码：级中断寄存器的内容。 3)排队判优1) 查询法 由测试程序按一定优先排队次序检查各个设备的“中断触发器”(或称为中断标志)，当遇到第一个“1”标志时，即找到了优先进行处理的中断源，通常取出其设备码，根据设备码转入相应的中断服务程序。 (2) 采用排队判优电路 Ø 排队判优线路既可用于各中断级之间，也可用于主优先级内各中断源之间。 一般主优先级排队用硬件实现，即用排队判优线路实现，而次优先级排队用软件实现，即用查询法实现。4)禁止中断与中断屏蔽 (1) 禁止中断：建立中断源后，由于某种条件的存在，CPU不能中止现行程序的执行，即CPU无法响应此中断。 实现方法

17、：在CPU内部设置一个“中断允许”触发器， Ø 当触发器为“1”时，允许中断； Ø 当触发器为“0”时，禁止中断。(2)中断屏蔽：当产生中断请求后，用程序的方式有选择地封锁部分中断，而允许其它中断仍得到响应。 位屏蔽：中断事件发生后不允许置“1”中断触发器，即不理睬或不响应某些中断事件。 级屏蔽：中断触发器允许置“1” ，但不允许级中断电位参加排队，即暂不理睬或暂不响应某些中断事件中断屏蔽实现方法：在设备接口中设置中断屏蔽触发器， Ø 当触发器为“1”时，中断屏蔽； Ø 当触发器为“0”时，中断开放。 中断又可分为可屏蔽中断与非屏蔽中断，非屏蔽中断具有最

18、高优先权。4.中断响应1)中断查询 为了尽量减少中断的等待时间，一般在每条指令周期的末尾，由CPU发出中断查询信号，一旦发现有中断请求就要响应。 对于某些性质的中断，如非法OP、地址越界或自愿进管指令等应及时处理，一般在指令周期中取指结束就应查询和响应。 2)现场切换 指处理机从发现中断请求，中止现行程序到调出相应的中断处理程序这一过程，或者说处理机从一种程序状态到另一种程序状态的转换过程。 中断响应过程由一条中断隐指令来完成。 中断隐指令：CPU响应中断后、执行中断程序之前由硬件执行的一系列操作。(1) 中断隐指令与机器指令的区别 隐指令不一定有明确的指令OP； 隐指令不一定放在IR中； 隐

19、指令的操作比较复杂，一般不能用机器指令代替； 隐指令不出现在指令系统中，对应用程序员是透明的。(2) 中断隐指令的功能 中止现行程序的运行。 保存PSW旧，并清除级中断寄存器，以接收新的中断请求。 取出PSW新，根据PSW新中的PC部分转到相应的中断处理程序。5. 中断处理1)中断处理过程 (1) 保存现场 (2) 中断分析 (3) 中断处理 (4) 中断码检查 (5) 恢复现场 (6) 中断返回上述中断处理过程基本上是由软件完成的。2) 转向中断服务程序入口的方法(1) 通过INTA指令(2) 采用向量中断方式6. 多重中断1)多重中断 在处理某一中断过程中又发生了新的中断请求，从而中断该服

20、务程序的执行，又转去处理新的中断，这种重叠处理中断的现象又称中断嵌套。 2)中断嵌套的一般原则 高级中断可打断低级中断，但反过来不行。 中断级的响应次序是由硬件（排队判优线路）决定的。多重中断的处理次序一般情况下与中断级的响应次序一致。但在有级屏蔽控制的条件下，系统软件可根据需要改变级屏蔽位的状态，从而改变多重中断的处理次序，使其与中断响应次序不同，这反映了中断系统软硬结合带来的灵活性。7、 程序中断的输入输出 1)中断请求 2)中断判优 3)中断响应 CPU响应中断请求的条件： CPU的中断请求输入端有中断请求信号； CPU开中断； CPU一条指令执行完。 4)中断处理 保存现场®

21、中断分析®执行中断服务程序®中断码检查®恢复现场®中断返回。 程序中断设备接口的组成 由设备选择器、中断排队和设备码回送逻辑、中断控制和工作状态逻辑、数据缓冲寄存器等组成7.6 DMA1.DMA工作方式 1)全串行方式（CPU暂停方式） 优缺点：控制简单，但CPU效率不能充分发挥。 2)周期挪用方式 DMA访存时可能会遇到三种情况： CPU不访存，两者无冲突。 CPU正在访存，DMA必须等待CPU访存周期结束。 CPU与DMA同时访存，DMA优先于CPU访存。 优点：既实现了数据的I/O传送，又保证了CPU执行程序，较好地发挥了主存和CPU的效率。 3)

22、交替访存方式前提：CPU的工作周期要比存储器的存取周期长得多。做法：DMA与CPU交替访内存，CPU周期可分为两个分周期，一个供DMA控制器访内存，一个专供CPU访内存。 在CPU工作周期内，DMA采取见缝插针的方式访存读/写，又称透明的DMA。优缺点：既不停顿主程序的执行，又能保证DMA的完成，是一种高效率的方式，但控制电路复杂。 2.DMA控制器的组成 由设备寄存器、中断逻辑和DMA控制逻辑等组成。 1)设备寄存器 (1) 主存地址寄存器MAR 存放主存缓冲区的地址。交换开始前，由程序送入主存缓冲区的首地址。DMA传送期间，每交换一个字，由硬件逻辑将其自动加1。 (2) 外设地址寄存器AD

23、R 存放外设的设备码或表示设备信息存储区的寻址信息，如磁盘数据所在的柱面号、盘面号、扇区号等。 (3) 字计数器WC 交换开始前，由程序送入交换一批数据的字数。DMA传送时，每交换一个字，字计数器自动减1，当计数器的内容为0时，表示数据传送完毕。 (4) 数据缓冲寄存器DBR 暂存外设与主存交换的数据。 (5) 控制及状态寄存器CSR 存放控制字与状态字。 2)DMA控制逻辑 一般包括设备码选择电路、DMA优先排队电路、产生DMA请求的线路等。在DMAC取得总线控制权后控制主存与外设之间的数据传送。 3)中断逻辑 负责申请CPU对DMA进行预处理和后处理。4)DMA接口与主机和外设两个方向的数

24、据线、地址线、控制信号线及有关的收发和驱动线路3. DMA的传送过程 DMA数据传送过程分为三个阶段： DMA预处理 DMA数据传送 DMA后处理 功能不同： DMA功能弱，主要用于高速外设与主存交换数据； 程序中断功能强，不仅能够实现外设与主存交换数据，而且还能处理其它随机发生的事件。 实现方法不同： DMA完全由硬件实现，所需硬设备较复杂； 程序中断是软、硬结合，且以软件处理为主，所需硬设备较简单。 对CPU工作的影响不同： DMA不破坏CPU的运行状态，只需CPU暂停一个工作周期，所以对CPU工作影响小； 程序中断会破坏CPU的运行状态，需要保存现场、恢复现场，且处理中断要占用CPU较多时间，所以对CPU工作影响大。 响应时间不同： 程序中断在一条指令执行结束时响应； DMA在指令周期内任一存储周期结束时响应。 优先级不同： DMA优先级比程序中断高。7.7 通道控制方式和总线通信一、通道控制方式和外围处理机方式1.什么是I/O通道？ I/O通道是计算机系统中代替CPU管理控制外设的独立部件，是一种能执行有限I/O指令集合通道命令的I/O处理机2.通道的连接方式 主机-通道-设备控制器-I/O设备 一个主机可以连接几个通道。每个通道又可以连接多台