组合逻辑电路课后答案

1、第4章曲4.1 .分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电 路逻辑功能的特点。图 P4.1图 P4.2解：(1)逻辑表达式丫 =函=P2F3ECE =P2P3R CP4=P3 C CP2P3 = F2P. C C P2P3= rrC PPcP2P3 = BpIaP = BABAAB = AB AB丫 = P2P3C P2p3c=AB AB C AB ABC=AB AB C AB AB C=AB ABC aBC abC-(2)真值表ABC丫ABC丫00011000001010110100110101111110(3)功能从真值表看出，这是一个三变量的奇偶检测电路，当

2、输入变量中有偶数个1和全为0时，丫= 1,否则丫=0。题4.3分析图P4.3电路的逻辑功能，写出 丫1、丫2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。图 P4.3解解：诊=AB BC AC丫 =ABC +(A + B +C) Y2= ABC +(A+B+C) AB + BC + AC=ABC ABC ABC ABC)真值表:ABC丫1 丫20 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，丫1为“和” ,丫2为“进位”。> 4.4

3、图P4.4是对十进制数9求补的集成电路 CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Yi丫4的逻辑式，列出真值表。由一O1A2->70701TCTj-nA3-P；6 -JwA4-COfllFQ>2>图 P4.4解(1) COMP=1、Z=0 时，TGi、TG3、TG5 导通，TG2、TG4、TG6关断。Yl=A,Y2=A2,Y3 = A2 © A3Y4 =A+A3+A4?(2) COMP=0、Z=0 时，Yl = Al ,Y2=A2,Y3=A3,Y4=A4o十进制数A4A 3A2A 1Y4Y3Y2 Y1十进制数A4 A3 A2 A1

4、丫4 Y3 Y2 Y100 0 0 010 0 1810 0 00 0 0 110 0 0 110 0 0910 0 10 0 0 020 0 10011110 10011130 0 11I 0 1 1 0伪10 11I 0 1 1 040 10 00 10 1110 00 10 150 10 10100110 1010060 1100 0 11码11100 0 1170 111001011110010COMP=1、Z=0时的真值表COMP =0、 Z=0 的 真值表从 略。> 4.5用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1,输入为其他状态

5、时输出为0。解题4.5的真值表如表 A4.5所示，逻辑图如图 A4.5(b)所示。表 A4.5输入输出输入输出ABCDYABCDY00000100000001010010001001010000110101110100011000010101101101100111010111111111由表4.5可写输出逻辑函数式Y =ABCD ABCD ABCD ABCD ABCD=ABC ABD ACD BCD填卡诺图，如图A4.5(a)所示合并最小项，得最简与一或式Y = ABC ABD ACD BCD000000010001101id11000.J0AB CD 00011110图 A4.5 a图 A

6、4.5b题4.6 有一水箱由大、小两台泵Ml和Ms供水，如图P4.6所示。水箱中设置了 3个水位检测元件 A、B、Co水面低于检测元件时，检测元件给出高电平；水面高于检测元 件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于 C点而高于B点时Ms单独工作；水位低于 B点而高于A点时Ml单独工作；水位低于 A点时Ml 和Ms同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 . IMsIA Ml图 P4.6解题4.6的真值表如表 A4.6所小。表 A4.6ABCMs Ml0 0 00 00 0 11 00 1 0X X0 1 10 11 0 0X X1 0

7、 1X X1 1 0X X1 1 11 1到：真值表中的ABC、ABC、ABC > ABC为约束项，利用卡诺图图A4.4(a)化简后得Ms=A + BC , Ml=B (Ms、Ml的1状态表示工作，0状态表示停止) 逻辑图如图A4.6(b)。曲4.7设计一个代码转换电路，输入为 4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。解题4.7的真值表如表 A4.7所示。表 A4.7二进制代码循坏俏二进制代码循坏俏A3A2AiA0Y3Y2YiY0A3A2AiA0Y3Y2Y1Yo0000000010001100000100001001110100100011101011110

8、0110010101111100100011011001010010101111101101101100101111010010111010011111000由真值表得到=&,Y2=A3A2,Yi=A2Al,Y°=AAo逻辑图如图A4.7所示。ATOYA2pE>EA>丫3A4】"Y4图 A4.7> 4.8试画出用4片8线-3线优先编码器 74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图4.3.3。允许附加必要的门电路。解以I 0 I 31表示32个低电平有效的编码输入信号，以D4D3D2D1D0表示输出编码，可列出D4&

9、#39; D3与YeX4 Y EX3YEX2Y EX1关系的真值表。如表 A4.8所示。从真值表得到表 A4.8工作的芯片号丫 EX4丫 EX3Y EX2Y ex1D4D3100011(3)010010(2)001001(1)000100D4 - YEX4 'YEX3 =YeX4 YeX3D3 - YEX4 ' YEX2 - Y EX4 YeX 2 逻辑电路图略。 4.9某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的俊钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按

10、下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下， 只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的俊钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P4.9所示，其功能表如表 P4.9所示。表P4.974LS148的功能表输 入输出SI0I1I2I3I4I5I6I7丫 2丫1丫。丫sYex1xxxxxxxx1 1 11 101 1 1 1 1 1 1 11

11、 1 10 10xxxxxxx 00 0 01 00X X X X X X 0 10 0 11 00X X X X X 0 1 10 1 01 00x x x x 0 1 1 10 1 11 00XXX 011 1 11 0 01 00XX 01 1 1 1 11 0 11 00x 0 1 1 1 1 1 11 1 01 000 1 1 1 1 1 1 11 1 11 074HC148解设一、二、三、四号病室分别为输入变量A瓦A3、A4，当其值为o时，表示呼叫按钮按下，为1时表示没有按呼叫俊钮，将它们接到 74HC148的I3、klo输入端后，便在74HC148的输出端为、丫、*得到对应的输出

12、编码；设一、二、三、四号病室呼叫指示灯分别 为Z1、Z2、Z3、Z4,其值为1指示灯亮，否则灯不亮，列出真值表，如表 A4.9示。瓦瓦瓦Y2丫Y0YsZ1Z2Z3Z40XXX1001100010XX10110100110X11010010111011110001111111100000将该真值表与表 P4.9对照可知，在74LS148中匚匚应接1，S=0，Y】=1。Zl =丫2丫1债Z2 = Y2EYZ3 = Y2YY0SYZ4 = 丫2 Y YosYA4.9所示。由上式可得出用 74LS148和门电路实现题目要求的电路如图A4AA2AVcc1 0RI131 21I31H|4 '71

13、5I 6£I7u-S丫2 YY Y0Y0YY)YYex乙Z2Z3Z4图 A4.9题4.10写出图P4.10中Z1、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42 为拒伪的二-十进制译码器。当输入信号A3A2A1A0为00001001这10种状态时，输出端从Y。到Y9依次给出低电平，当输入信号为伪码时，输出全为1。解图 P4.10z1 = Y1Y4Y7 = M N O p mZ2 = Y2Y5Y8 = m NOP Mz3 M奇9 = M No p MNOP MNOP N OP M N O PNOP M NOP利用伪码用卡诺图化简，得:控。011110000100010

14、 | 011:1XX1000XX011110000001 t !0100011Xi101:0X011110JO000000100011X区一X 1 1S :100囱XZ1 = MN Op no p nopZ2 = NOP NOP MP Z3 =NOP NOP MP 约束条件：MN MO = 0> 4.11画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P4.11是74LS154的逻辑框图，图中Sa、Sb是两个控制端（亦称片选端）译码器工作时应 使S、SB同时为低电平，输入信号 A3、A2、A1、Ao为00001111这16种状态时，输出 端从Y0H Y15依次给

15、出低电平输出信号。SASbA3A2A1A0Y8 )，Y9Y1 Y11Y12 y"YY14 Y15Y5YoY1Y2Y3Y4Y5YY6Y7表 P4.1274LS138 功能表图 A4.11解电路如图A4.11所示。当A4=0时，片（1）工作，Yo 丫15对应输出低电平;当A4=1时，片（2）工作，Y16二牙31对应输出低电平。_Vis Y16?31Yo_Ya_ Y4_ 道电 Yia 跛 Y14Y1 Y3 Y5 Y?免 YU Y13Y1S 74L SI 54(1)Sk SB A3 A2 Al Ao费 Ye Y4_ Y&j Yiq Yi£ Y理Yi Y3 Y5 Y? Yg

16、用 1 Y13Y1574LS154(2)SA SB A3 Aa Al AdA4 A3 A2 Al AO 图 A 3.9曲4.12试画出用3线-8线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P4.12所示，功能表如表 P4.12所示）。Y =AC= ABc 十 aBC 十 bcX =BC +abC轮丫形Y3Y4Y5Y6冶831CH4/$ & $ 代加加图 P4.12输 入输出允许选择SiS2 十S3A2AiAoYoY1Y2Y3Y4Y5Y6Y7X1XXX111111110XXXX1111111110000011111111000110111111100

17、101101111110011111011111010011110111101011111101110110111111011011111111110解令a=A 2, B=A 1 ,C=Ao。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形Yi =' mi(i =5 7) =丫5Y2 八mj(j =1,3,4,7) =Yi Y3 Y4 Y7Y3 =' mk(k =0,4,6)顷,4 年6用外加与非门实现之，如图 A4.12所示。枪Y1相*Y6E831S & $2 10 AAAr>> 4.13画出用4线-16线译码器74LS154 (参见题4.11)和门

18、电路产生如下多输出逻辑函数的逻辑图。Y = ABCd+ABc6 + aBCB+AbC DY2 = Abcd abcd abcd abcdY3 = Ab解Y1 = m1 m2 m4 m8 =丫1丫2丫4丫8Y2 =m7 m、 m13 m14 = Y7Y11Y13Y14Y3 = m4 m5 m6 m7 =丫4丫5丫6丫7电路图如图A4.13所示。SASbA_B_C D A3A2A1AoYo 丫1 丫2 丫3 丫4 丫5 "6 丫8 79 丫10 丫11丫12 丫13丫15Y23图 A4.13曲4.14 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。 输入为 被减数、减

19、数和来自低位的借位；输出为两数之差及向高位的借位信号。解设ai为被减数，加为减数，G-1为来自低位的借位，首先列出全减器真值表A4.14，然后将Di , Ci表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知：Di =a5iCiaibiCi挪品m2 mu m7 =而瓦吊4而全减器真值表表 4.14输入输出MiNi Bi-1DiBi0000000111010110110110010101001100011111同理可知Ci =丫1丫2丫3丫7令 ai =A2, bi =A1, Ci-1 =Ao。电路如图 A4.14 所示。丫7 丫6 丫5 丫4 丫3 丫2 Yl Y074LS138S

20、i S2 S3 A2 Ai A0 TT1 TR 1 0 0 Mi Ni Bi-i图 A 4.14曲4.15试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。74LS153的逻辑图见图4.4.24, 74LS138的逻辑图见图4.4.22。解见图A4.13。0Di Do日 口 cD 1 i顼】3 St. D 亚 Di 1D 把Dh牛 74LS153AoYiY2% 02百WBWY3¥2s 31一32一53AZmAODm D11DsD10D13 D1JSDuAtSiDioDnDisDiaD 20D21D22D2374LS153 AdY】Ya图

21、A3.13DISINHXAl J%Y00000DO000_01DI00Cl1LI_D200L11D300100D400101D50011CiD600111D01XXX01XXXX高阻> 4.16分析图P4.16电路，写出输出表P4.16CC4512的功能表Z的逻辑函数式，并化简。CC4512为8选1数据选择器，它的逻辑功能表如表 P4.16所示。解A2YWA174LS151A0D7D6D5D4D3D2D1D0 s图 A4.16Z = DOmOD1mD7m7= dCBA dc Ba cba dcb a dcba dcbA =db Cba dba> 4.17图P4.17是用两个4选1数

22、据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数。已知数据选择器的逻辑函数式为Y = D0AiAoD1 A1A0D2A1 A0D3AAjSEZ图 A4.17解 Z = NMQ NMQ P NMQ NMQ P = NPQ NPQ> 4.18试用4选1数据选择器74LS153产生逻辑函数Y=ABC + AC+BC解4选1数据选择器表达式为：Y = AiAoD0 A1A0D1 A1A0D2 A1A0D3而所需的函数为y = aBJ AC bc = aB C A B C Abc abc abc=A B C AB 1 AB C AB C与4选1数据选择器逻辑表达式比较，则令A

23、 = A, B=Ao , D°=C, Di=1, D2=C, D3=C接线图如图A4.18所示。YAA174LS153BA0D3 D2D1D0C J I I匕- i图 A4.18曲4.19 用8选1数据选择器74HC151 （参见图4.3.24）产生逻辑函数Y = ACD A BCD BC B C D解 令a=A2, B=A，C=A。，D=DoD7,将Y写成最小项之和的形式，找出与 选1数据选择器在逻辑上的对应关系，确定DoD7所接信号。Y = AB CD ABCD A BCD ABCD ABCD ABCD ABCD ABC D ABC D=ABC D ABC D ABC 1 AB

24、C D ABC 1 ABC 1则 Do =D5 =0, D1 =D4 =D, D2 =D, D3 =D6 =D7 =1如图A4.19所示。a2ywA174LS151AoD7D6D5D4D3D2D1D0 S图 A4.19> 4.20用8选1数据选择器74HC151 （参见图4.3.24）产生逻辑函数Y = AC ABC A BC解 将Y变换成最小项之和形式。Y = AC Abc A Bc =aBc 1 ABC 1 Abc 1 ABc 1 令 A=A2, b=a，c=a°,凡Y中含有的最小项，其对应的Di接1,否则接0。如图A4.20所示。A2YWA174LS151A0D7D6 D

25、5D4 D3D2D1D0 S图 A4.20> 4.21设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。解以A、B、C表示三个双位开关，并用 0和1分别表示开关的两个状态。以 Y表示灯的状态，用1表示晃，用0表刀、火。设ABC=000 时 Y=0,从这个状态开始，单独改变任何一个升关的状态Y的状态要变化。据此列出Y与A、B、C之间逻辑关系的真值表。如表A4.21所示。表 A4.21ABCYABCY00000110001110100101110010011111从真值表写出逻辑式Y =ABC + ABC +AB C + A

26、 B C取4选1数据选择器,令 a=a,A0=B,D0=D3=C, D1=D2= C，即得图A4.21。YAAi一 A174LS153BAoD3 D2D1D0 c " *图 A4.21曲4.22人的血型有 A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图P4.22中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。(提示：可以用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变量的 4种取值表示受血者的血型。)解 以MN的4种状态组合表示输血者的 4种血型，并以PQ的4种状态组合表示 受血者的4种血型，如图A4.22(

27、a)所示。用Z表示判断结果，Z=0表示符合图A4.20(a)要求， Z=1表示不符合要求。据此可列出表示 Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为Z = M N Pq M NPQ MNP Q MNPQ MN P Q MN PQ MNPQ=M N P Q M NP Q MNP Q MNP Q mN P 1 MNP Q MNP 0 MNP 0其真值表如表A4.22所示。表 A4.22MNPQZMNPQZ00000100010001110011001001010000111101110100111000010101101001100111000111111110令 A2=M ,

28、Ai=N , A0=P,并使 D0=Di=D3=D5=Q , D2=Q，。4=1 , De=D7=0,则得到图 A4.22(b) 电路。MNPQ(00) A -A(00)(01) B""：.B(01)(10) AB . t：AB(10)(11) O 工> O(11)(a)MNPQ图 A4.22A2YWA174LS151A0D7D6D5D4D3D2D1D0 S1(b)曲4.23 用8选数据选择器 74HC151 （参见图4.3.24）设计一个组合逻辑电路。该 电路有3个输入逻辑变量 A、B、C和1个工作状态控制变量 M。当M=0时电路实现“意见 一致”功能（A、B、C状

29、态一致时输出为1,否则输出为0）,而M=1时电路实现“多数表 决”功能，即输出与 A、B、C中多数的状态一致。解根据题意可列出真值表，如表 A4.23所示。以Z表示输出。表 A4.23MABCZMABCZ00001100000001010010001001010000110101110100011000010101101101100111010111111111由真值表写出逻辑式为Z =M ABC ABC M ABC ABC ABC ABC8选1数据选择器的输出逻辑式为Z = A2A1A0.D0 A2A1A0 D1 A2A1A0 D2 A2A1A0 D3A2A1A D4 A2&A0 D

30、5 凡AA0 D6 A2AA0 D7将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到Z = M ABC ABC M ABC ABC ABC ABC-ABC M ABC 0 ABC 0 ABC M ABC 0 ABC M ABC M ABC 1用74CC151接成的电路如图 A4.23。其中 A2=A , A=B, Ao=C, Do=M , D1=D2=D4=0, D3=D5=D6=M , D7=1。ZA_ABCA2YWA174LS151A0D7D6D5D4D3D2D1D0 S-1_ILz 1 1图 A4.23M> 4.24用8选1数据选择器设计一个函数发生器电路，它的功能

31、表如表P4.24所示。表 P4.24输入输出S1S0Y00AB01A+B10A O B11A解由功能表写出逻辑式Y=SS0AB SS0A B S1S0（A 二 B） S1S0A= S1S0AB S1S0A S1S0B §S0AB S1S0AB S1S0A8选1数据选择器的输出逻辑式为y = a2a1A0.d0 A2Aa d1 A2a1A0 d2 瓦a,a d3A2A1A0 D4 A2A1A0 D5 A2AA0 d6 A2A1A0 D7将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到Y =§§0ab Ms0A Ms0Ab §s0ab s1s

32、0Ab s1S0ab s1s0a= S1S0a.0S1S0aBS1s0AB§S0A1S1s0aBS1S0aBS1S0A1S1S0A0令 A2=Si, Ai=S°, A0=A , D0=D7=0, Di=D2=D4=B, D3=De=1 , Ds= B，即得到图 A4.24 电图 A4.24A2YAl74LS151A0D7 De D5 D4 D3 D2 Di D0 SSiS0 A题4.25试用4位并进行加法器74LS283设计一个加/减运算电器。当控制信号M=0 时它将两个输入的 4位二进制数相加，而 M=1时它将两个输入的 4位二进制数相减。允许 附加必要的电路。解被加数用

33、A表示，从74LS283的入3外片气端接入；加数用 C表示，从74LS283 的B3B2B1B°端接入。电路如图A4.25 oM=0 时，S= A + B+C = A+,聊 S3S2SlSo=A3A2AlAo+C3C2ClCo ,此时令 C| =M =0、B =C 即可M=1 时，S = A + B+G = A C,即S3S2S1 So= A3A2A1A0 C3C2C1C0=A3A2A1A0+Q 3C2C1C0补此时令G =M =1、B =-C =C补即可。为此，将74LS283的进位输入端 C|接控制信号 M,加数的输入端接一异或门，所接电 路图如图JT4-240所示。 4.26能

34、否用一片4位并行加法器74LS283将余3代码转换成8421的二十进制代码？如果可能，应当如何连线？解由第一章的表1.5.1可知，从余3码中减去3(0011)即可能得到8421码。8421 BCD 码=余 3 码 0011设相加(减)的两个数均为正整数； 被加数为A=A3A2AAo，从74LS283的A3A2A1A0 端接入；加数为 C nCsCzGC。，从74LS283的B3B2B1B。端接入；相加时，应使 A和C 直接相加；相减时，应使 A和C的补码相加。本题，入3入2片气=余3码，C3C2C1C0R011,要利用74LS283实现，实现原理如下：S3S2SS0 = A3A2A1A0 -0

35、011S3S2SS0 =心2伺代 +(0011)补S3S25S0 =A3A2AA +(0011)反十1S3S2SS0 = &A2AA0 1101于是得到图A4.26电路。8421BCD 码S3 S2 Si S0CO74LS283CA3 A2 Ai A0B3 B2 Bi B0余3码 1图 A 4.26曲4.27 试利用两片4位二制并行加法器 74LS283和必要的门电路组成 1位二一十 进制加法器电路。(提示：根据BCD码中8421码的加法运算规则，当两数之和小于、等于 9 (1001)时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9 (即等于1010-1111)时，则应

36、在按二进制数相加的结果上加6 (0110),这样就可能给出进位信号，同时得到一个小于 9的和。) 解当两个8421BCD码相加时，每个数都不会大于9 (1001),考虑低位的进位，最大的和为 9+9+1=19。当用4位二进制加法器74283完成这个加法运算时，加法器输出的是 4位二进制数表示 的和，而不是 BCD码表示的和。因此，必须将 4位二进制数表示的和转换成8421BCD码。(1)和数一览表如表 A4.27(a)所示表 A4.27(a)用十进制按BCD码相加的结果按二进制数相加的结果二进制数加6修正的结果表示的和Co1 S3 S2 S1 S0Co1 S3 S2 S SdCo2 S3 S2

37、 & So00 0 0 0 00 0 0 0 00 0 0 0 010 0 0 0 10 0 0 0 10 0 0 0 120 0 0 1 00 0 0 1 00 0 0 1 030 0 0 1 10 0 0 1 10 0 0 1 140 0 1 0 00 0 1 0 00 0 1 0 050 0 1 0 10 0 1 0 10 0 1 0 160 0 1 1 00 0 1 1 00 0 1 1 070 0 1 1 10 0 1 1 10 0 1 1 180 1 0 0 00 1 0 0 00 1 0 0 090 1 0 0 10 1 0 0 10 1 0 0 1101 0 0 0 0

38、0 1 0 1 01 0 0 0 0111 0 0 0 10 1 0 1 11 0 0 0 1121 0 0 1 00 1 1 0 01 0 0 1 0131 0 0 1 10 1 1 0 11 0 0 1 1141 0 1 0 00 1 1 1 01 0 1 0 0151 0 1 0 10 1 1 1 11 0 1 0 1161 0 1 1 01 0 0 0 01 0 1 1 0171 0 1 1 11 0 0 0 11 0 1 1 1181 1 0 0 01 0 0 1 01 1 0 0 0191 1 0 0 11 0 0 1 11 1 0 0 1将019的二进制数和与用 8421BCD码

39、表示的和进行比较发现，当和数V 1001(9)时，二 进制码与8421BCD码相同；当数 1001时，只要在二进制和上加 0110(6)就可以把二进制和转换为8421 BCD码的和，同时产生进位输出。这一转换可以由一个修正电路来完成。(2)修正电路的设计设计修正电路，先列设计一览表，见表JT4-25(b).表 A4.27(b)第2片74LS83的输入第2片74LS83的输出Coi S3S2 Si So修正值两个8421BCD码相加的和A3A2 Ai AoB3 B2 Bi BoCo2 S3 S2 Si So0 00 0 00 0 0 00 0 0 0 00 00 0 10 0 0 00 0 0

40、0 10 00 1 00 0 0 00 0 0 1 00 00 1 10 0 0 00 0 0 1 10 01 0 00 0 0 00 0 1 0 00 01 0 10 0 0 00 0 1 0 10 01 1 00 0 0 00 0 1 1 00 01 1 10 0 0 00 0 1 1 10 10 0 00 0 0 00 1 0 0 00 10 0 10 0 0 00 1 0 0 10 10 1 00 1 1 01 0 0 0 00 10 1 10 1 1 01 0 0 0 10 11 0 00 1 1 01 0 0 1 00 11 0 10 1 1 01 0 0 1 10 11 1 00 1 1 01 0 1 0 00 11 1 10 1 1 01 0 1 0 11 00 0 00 1 1 01 0 1 1 01 00 0 10 1 1 01 0 1 1 11 00 1 00 1 1 01 1 0 0 01 00 1 10 1 1 01 1 0 0 1由表A4-2