计算机组成Lecture03

1、西安电子科技大学计算机学院计算机组成原理考研辅导第3部分 按章节复习车向泉车向泉西安电子科技大学计算机学院计算机组成原理考研辅导第4章 指令系统考研大纲考研大纲（一）指令格式（一）指令格式1. 指令的基本格式指令的基本格式2. 定长定长操作码操作码指令格式指令格式3. 扩展扩展操作码操作码指令格式指令格式（二）指令的寻址方式（二）指令的寻址方式1. 有效地址有效地址的概念的概念2. 数据数据寻址和寻址和指令指令寻址寻址3. 常见常见寻址方式寻址方式（三）（三）CISC和和RISC的基本概念的基本概念3西安电子科技大学计算机学院计算机组成原理考研辅导第4章 指令系统4.1 指令格式指令格式4.1

2、 指令格式指令格式n指令的基本格式指令的基本格式操作码、地址码。操作码、地址码。n定长定长操作码操作码指令格式指令格式规整性好，解码简单，占用的空间大。规整性好，解码简单，占用的空间大。n扩展扩展操作码操作码指令格式指令格式54.1 指令格式：指令格式：习题习题某计算机指令字长某计算机指令字长16位，指令有双操作数、单操作数位，指令有双操作数、单操作数和无操作数和无操作数3种格式，每个操作数字段均由种格式，每个操作数字段均由6位二进制位二进制表示，该指令系统共有表示，该指令系统共有m条条( (m16) )双操作数指令，双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么并存在无操作数指

3、令。若采用扩展操作码技术，那么最多还可以设计出最多还可以设计出_条单操作数指令。条单操作数指令。A. 26B. (24-m)26-1C. (24-m)26D. (24-m)(26-1)某指令系统指令长为某指令系统指令长为8位，每一地址码长位，每一地址码长3位，用扩展位，用扩展操作码技术。若指令系统具有操作码技术。若指令系统具有2条二地址指令、条二地址指令、10条条零地址指令，则最多有零地址指令，则最多有_条一地址指令。条一地址指令。A. 20B. 14C. 10D. 664.1 指令格式：指令格式：综合应用综合应用某台计算机有指令某台计算机有指令128种，用两种操种，用两种操作码编码方案：作码

4、编码方案：1）用定长操作码编码方案设计其操）用定长操作码编码方案设计其操作码编码；作码编码；2）如果在）如果在128种指令中常用指令有种指令中常用指令有8种，使用频率达到种，使用频率达到80%，其余指令使，其余指令使用频率为用频率为20%，采用扩展操作码编码，采用扩展操作码编码方案设计其操作码编码，并求出其操方案设计其操作码编码，并求出其操作码的平均长度。作码的平均长度。【解解】1）7位操作码。位操作码。2）82n120，n4。平均码长平均码长 480%820%4.8位位7操作码操作码说明说明0000表示常见的表示常见的8种指令种指令000101111000 000016种种1000 0001

5、1000 11111110 000016种种1110 00011110 11111111 00008种种1111 00011111 0111 n1iiilp4.1 指令格式：指令格式：综合应用综合应用某某16位模型机共有位模型机共有64种操作码，位数固定，且具种操作码，位数固定，且具有以下特点：有以下特点： 采用一地址或二地址格式。采用一地址或二地址格式。 有寄存器寻址、直接寻址、相对寻址（位移量有寄存器寻址、直接寻址、相对寻址（位移量为为-128+127）3种寻址方式。种寻址方式。 有有16个通用寄存器，算数运算和逻辑运算均在个通用寄存器，算数运算和逻辑运算均在寄存器中，结果也在寄存器中。寄

6、存器中，结果也在寄存器中。 取数取数/存数指令在通用寄存器和存储器之间传送存数指令在通用寄存器和存储器之间传送数据。数据。 存储器容量为存储器容量为1MB，按字节编址。，按字节编址。要求设计算数逻辑指令、取数要求设计算数逻辑指令、取数/存数指令、相对转存数指令、相对转移指令的格式，并简述理由。移指令的格式，并简述理由。84.1 指令格式：指令格式：综合应用综合应用算数逻辑指令：算数逻辑指令：9操作码操作码6bit寻址特征寻址特征2bit寄存器编号寄存器编号4bit寄存器编号寄存器编号4bitOPMRiRj取数取数/存数指令存数指令：6bit2bit4bit4bitOPMRiA1A26bit2b

7、it4bit4bitOPMA（位移量，补码）（位移量，补码）相对转移指令相对转移指令：（存储器地址）（存储器地址）西安电子科技大学计算机学院计算机组成原理考研辅导第4章 指令系统4.2 指令寻址方式指令寻址方式4.2 指令寻址方式指令寻址方式n指令寻址：指令寻址：l顺序：顺序：PC+1l跳跃：转移类指令跳跃：转移类指令n数据寻址数据寻址l隐含寻址隐含寻址l立即立即( (数数) )寻址寻址l直接寻址直接寻址l间接寻址间接寻址l寄存器寻址寄存器寻址l寄存器间接寻址寄存器间接寻址l相对寻址：相对寻址：EA=(PC)+Al基址寻址：基址寻址：EA=(基址寄存器基址寄存器)+Al变址寻址：变址寻址：EA

8、=(变址寄存器变址寄存器)+Al堆栈寻址堆栈寻址11分段分段数组数组变变变变4.2 指令寻址方式：指令寻址方式：习题习题与本指令的地址有关的寻址方式是与本指令的地址有关的寻址方式是_。A. 立即寻址立即寻址B. 寄存器寻址寄存器寻址C. 相对寻址相对寻址D. 直接寻址直接寻址12设相对寻址的转移指令占两个字节，第一个字节是设相对寻址的转移指令占两个字节，第一个字节是操作码操作码，第二个字节是，第二个字节是相对位移量相对位移量( (用用补码补码表示表示) )，若若CPU每当从存储器取出一个字节时，即自动完成每当从存储器取出一个字节时，即自动完成( (PC) )+1PC。若。若转移指令的地址转移指

9、令的地址( (原题：原题：当前当前PC的的内容内容) )为为2008H，要求转移到，要求转移到2001H，则该转移指令，则该转移指令第二个字节的内容为第二个字节的内容为_。A. 05HB. 07HC. F8HD. F7H4.2 指令寻址方式：指令寻址方式：习题习题堆栈寻址方式中，设堆栈寻址方式中，设A为累加器，为累加器，SP为堆栈指示器，为堆栈指示器，MSP为为SP指示的栈顶单元。如果指示的栈顶单元。如果进栈进栈操作的动作是：操作的动作是：(A)MSP，(SP)-1SP，那么，那么出栈出栈操作的动作应该操作的动作应该为为_。A. (MSP)A，(SP)+1SPB. (SP)+1SP，(MSP)

10、AC. (SP)-1SP，(MSP)AD. (MSP)A，(SP)-1SP134.2 指令寻址方式：指令寻址方式：综合应用综合应用某某16位机器所使用的指令格式位机器所使用的指令格式和寻址方式如图所示。该机器和寻址方式如图所示。该机器有有4个个20位位基址寄存器基址寄存器，16个个16位位通用寄存器通用寄存器( (可用作变址寄存可用作变址寄存器器) )，指令汇编中的，指令汇编中的S( (源源) )、D( (目标目标) )都是通用寄存器，都是通用寄存器，M是主存的一个单元，三种指令是主存的一个单元，三种指令的操作码分别是的操作码分别是 MOV(OP)=AH，STA(OP)=1BH，LDA(OP)

11、=3CH，MOV是传送指令，是传送指令，STA为写数为写数指令，指令，LDA为读数指令。为读数指令。141 5 1 0 9 8 7 4 3 0OP目标目标源源1 5 1 0 9 8 7 4 3 0OP基址基址源源变址变址位移量位移量1 5 1 0 9 8 7 4 3 0OP目标目标20 位地址位地址MOV S, DSTA S, MLDA M, D1）分析三种指令格式和寻址方式特点。）分析三种指令格式和寻址方式特点。2）处理机完成哪一种操作所花的时间最短？哪一种最长？第二）处理机完成哪一种操作所花的时间最短？哪一种最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？种指令的执行时间有时会

12、等于第三种指令的执行时间吗？3）下列指令字代表什么操作？若编码不正确，如何改正？）下列指令字代表什么操作？若编码不正确，如何改正？ F0F1H, 3CD2H 2856H 6DC6H 1C2H4.2 指令寻址方式：指令寻址方式：综合应用综合应用20位位基址寄存器基址寄存器，16位位通用寄通用寄存器存器( (可用作可用作变址寄存器变址寄存器) )，MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH。151 5 1 0 9 8 7 4 3 0OP目标目标源源1 5 1 0 9 8 7 4 3 0OP基址基址源源变址变址位移量位移量1 5 1 0 9 8 7 4 3 0OP目标目标2

13、0 位地址位地址MOV S, DSTA S, MLDA M, D2）处理机完成哪一种操作所花的时间最短？哪一种最长？第二）处理机完成哪一种操作所花的时间最短？哪一种最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？种指令的执行时间有时会等于第三种指令的执行时间吗？3）下列指令字代表什么操作？若编码不正确，如何改正？）下列指令字代表什么操作？若编码不正确，如何改正？ F0F1H, 3CD2H 2856H 6DC6H 1C2H1）分析三种指令格式和）分析三种指令格式和寻址方式特点。寻址方式特点。u单字长二地址单字长二地址RR型指令。型指令。u双字长二地址双字长二地址RS型指令。型指令。S

14、：基址或变址寻址：基址或变址寻址u双字长二地址双字长二地址RS型指令。型指令。S：直接寻址：直接寻址4.2 指令寻址方式：指令寻址方式：综合应用综合应用20位位基址寄存器基址寄存器，16位位通用寄通用寄存器存器( (可用作可用作变址寄存器变址寄存器) )，MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH。161 5 1 0 9 8 7 4 3 0OP目标目标源源1 5 1 0 9 8 7 4 3 0OP基址基址源源变址变址位移量位移量1 5 1 0 9 8 7 4 3 0OP目标目标20 位地址位地址MOV S, DSTA S, MLDA M, D3）下列指令字代表什么操作

15、？若编码不正确，如何改正？）下列指令字代表什么操作？若编码不正确，如何改正？ F0F1H, 3CD2H 2856H 6DC6H 1C2H2）处理机完成哪一种操作所）处理机完成哪一种操作所花的时间最短？哪一种最长？花的时间最短？哪一种最长？第二种指令的执行时间有时会第二种指令的执行时间有时会等于第三种指令的执行时间吗？等于第三种指令的执行时间吗？第一种；第二种；不会。第一种；第二种；不会。4.2 指令寻址方式：指令寻址方式：综合应用综合应用20位位基址寄存器基址寄存器，16位位通用寄通用寄存器存器( (可用作可用作变址寄存器变址寄存器) )，MOV(OP)=AH，STA(OP)=1BH，LDA(

16、OP)=3CH。171 5 1 0 9 8 7 4 3 0OP目标目标源源1 5 1 0 9 8 7 4 3 0OP基址基址源源变址变址位移量位移量1 5 1 0 9 8 7 4 3 0OP目标目标20 位地址位地址MOV S, DSTA S, MLDA M, D3）下列指令字代表什么操作？）下列指令字代表什么操作？若编码不正确，如何改正？若编码不正确，如何改正？ F0F1H, 3CD2H1111 0000 0001 B3CD2 H 2856H 6DC6H 1C2H0010 1000 0110 1101 0000 0001 西安电子科技大学计算机学院计算机组成原理考研辅导第4章 指令系统4.3

17、 CISC和和RISC的基本概念的基本概念4.3 CISC和和RISC的基本概念的基本概念nCISC：Complex Instruction Set Computer，复杂指令集计算机结构复杂指令集计算机结构l用一条用一条指令指令代替一串代替一串指令指令l增加新的增加新的指令指令l增增强指强指令功能，设置功能复杂的令功能，设置功能复杂的指令指令l增加增加寻址方式寻址方式l增加增加数据表示数据表示方式方式nRISC：Reduced Instruction Set Computer，精简指令集计算机结构精简指令集计算机结构l只保留只保留功能简单功能简单的的指令指令l功能较复杂的指令用软件实现功能较

18、复杂的指令用软件实现l提高提高流水线流水线效率效率194.3 CISC和和RISC的基本概念的基本概念n指令系统简单指令系统简单l指令条数少、格式少、长度固定、功能简单指令条数少、格式少、长度固定、功能简单l寻址方式少寻址方式少l采用硬布线控制逻辑（不用或少用微程序控制）采用硬布线控制逻辑（不用或少用微程序控制）nLoad/Store结构结构l只有只有LOAD和和STORE指令可以访问存储器指令可以访问存储器l寄存器多寄存器多l寄存器窗口技术寄存器窗口技术n十分重视提高十分重视提高流水线流水线的执行效率的执行效率l大部分指令可以单周期执行完成大部分指令可以单周期执行完成l延迟转移技术延迟转移技

19、术n十分强调十分强调优化编译优化编译技术的作用技术的作用20大多数大多数RISC机不能机不能与老机器兼容与老机器兼容西安电子科技大学计算机学院计算机组成原理考研辅导第5章 中央处理器考研大纲考研大纲（一）（一）CPU的的功能功能和基本和基本结构结构（二）（二）指令指令执行过程执行过程（三）（三）数据通路数据通路的功能和基本结构的功能和基本结构（四）（四）控制器控制器的功能和工作原理的功能和工作原理1. 硬布线硬布线控制器控制器2. 微程序微程序控制器控制器u微程序微程序、微指令微指令和和微命令微命令u微指令微指令格式格式，微命令的，微命令的编码方式编码方式u微地址微地址的的形成方式形成方式（五

20、）指令（五）指令流水线流水线1. 指令流水线的基本指令流水线的基本概念概念2. 指令流水线的基本指令流水线的基本实现实现3. 超标量超标量和和动态动态流水线的基本概念流水线的基本概念（六）（六）多核多核处理器的基本概念处理器的基本概念22西安电子科技大学计算机学院计算机组成原理考研辅导第5章 中央处理器5.1 CPU的功能和基本结构的功能和基本结构5.1 CPU的功能和基本结构的功能和基本结构nCPU的功能：的功能：l指令控制指令控制l操作控制操作控制l时间控制时间控制l数据加工数据加工l中断处理中断处理24nCPU的结构：的结构：l运算器运算器l控制器控制器取指令、分析指令、取指令、分析指令

21、、产生控制信号产生控制信号l寄存器寄存器l中断系统中断系统西安电子科技大学计算机学院计算机组成原理考研辅导第5章 中央处理器5.2 指令的执行过程指令的执行过程5.2 指令的执行过程指令的执行过程n指令周期、指令周期、CPU周期周期( (机器周期机器周期) )、节拍脉冲、时钟周期节拍脉冲、时钟周期n指令周期的数据流指令周期的数据流l取指周期取指周期l间址周期间址周期l执行周期执行周期l中断周期中断周期265.2 指令的执行过程：指令的执行过程：习题习题已知一台时钟频率为已知一台时钟频率为2GHz的计算机的的计算机的CPI为为1.2。某。某程序程序P在该计算机上的指令条数为在该计算机上的指令条数

22、为4109。若在该计。若在该计算机上，程序算机上，程序P从开始启动到执行结束所经历的时间从开始启动到执行结束所经历的时间是是4s，则运行，则运行P所用所用CPU时间占整个时间占整个CPU时间的百分时间的百分比大约是比大约是_。A. 40%B. 60%C. 80%D. 100%27(41091.2)/(2109)2.42.4/40.65.2 指令的执行过程：指令的执行过程：习题习题在计算机体系结构中，在计算机体系结构中，CPU内部包括程序计数器内部包括程序计数器PC、存储器数据寄存器存储器数据寄存器MDR、指令寄存器、指令寄存器IR和存储器地和存储器地址寄存器址寄存器MAR等。若等。若CPU要执

23、行的指令为：要执行的指令为：MOV R0, #100（即将数值（即将数值100传送到寄存器传送到寄存器R0中），中），则则CPU首先要完成的操作是首先要完成的操作是_。A. 100R0B. 100MDRC. PCMARD. PCIR285.2 指令的执行过程：指令的执行过程：习题习题下列说法正确的是下列说法正确的是_。I.指令字长指令字长等于等于机器字长机器字长的前提下，的前提下，取指周期取指周期等于等于机器周期机器周期II. 指令字长等于指令字长等于存储字长存储字长的前提下，取指周期等于机器周期的前提下，取指周期等于机器周期III. 指令字长和机器字长的长度没有任何关系指令字长和机器字长的长

24、度没有任何关系IV. 为了硬件设计方便，指令字长都和存储字长一样大为了硬件设计方便，指令字长都和存储字长一样大A. II、IIIB. II、III、IVC. I、III、IVD. I、IV29西安电子科技大学计算机学院计算机组成原理考研辅导第5章 中央处理器5.3 数据通路的功能和基本结构数据通路的功能和基本结构5.3 数据通路的功能和基本结构数据通路的功能和基本结构n数据通路的功能数据通路的功能n数据通路的基本结构数据通路的基本结构lCPU内部总线方式：单总线、双总线、内部总线方式：单总线、双总线、l专用数据通路方式专用数据通路方式p寄存器之间的数据传送寄存器之间的数据传送p主存与主存与CP

25、U之间的数据传送之间的数据传送p执行算数或逻辑运算执行算数或逻辑运算n微操作微操作l在寄存器之间传送数据在寄存器之间传送数据l将数据由寄存器传送到外部界面（如系统总线）将数据由寄存器传送到外部界面（如系统总线）l将数据由外部界面传送到寄存器将数据由外部界面传送到寄存器l以寄存器作为输入、输出，完成算数或逻辑运算以寄存器作为输入、输出，完成算数或逻辑运算315.3 数据通路的功能和基本结构：数据通路的功能和基本结构：习题习题在单总线的在单总线的CPU中中_。A. ALU的两个输入端及输出端都可与总线相连的两个输入端及输出端都可与总线相连B. ALU的两个输入端可与总线相连，但输出端需通过的两个输

26、入端可与总线相连，但输出端需通过暂存器与总线相连暂存器与总线相连C. ALU的一个输入端可与总线相连，其输出端也可与的一个输入端可与总线相连，其输出端也可与总线相连总线相连D. ALU只能有一个输入端可与总线相连，另一个输入只能有一个输入端可与总线相连，另一个输入端需通过暂存器与总线相连端需通过暂存器与总线相连一个节拍脉冲持续的时间长短是一个节拍脉冲持续的时间长短是_。A. 指令周期指令周期B. 机器周期机器周期C. 时钟周期时钟周期D. 都不对都不对325.3 数据通路的功能和基本结构：数据通路的功能和基本结构：习题习题CPU的时序信号：的时序信号：33主频主频Clock节拍脉冲节拍脉冲 T

27、4节拍脉冲节拍脉冲 T3节拍脉冲节拍脉冲 T2节拍脉冲节拍脉冲 T1CPU周期周期( (执行执行) )CPU周期周期( (取指取指) )CPU周期周期( (取数取数) )指令周期指令周期M1M2M3T1T2T3T4T1T2T3T4T1T2T3T45.3 数据通路的功能和基本结构：数据通路的功能和基本结构：综合应用综合应用单总线计算机结构如图所示，其中单总线计算机结构如图所示，其中M为主存，为主存，XR为变址寄存器，为变址寄存器，EAR为有效地址寄存器，为有效地址寄存器，LATCH为暂存器。假设指令地址已为暂存器。假设指令地址已存于存于PC中，给出中，给出 ADD X, D 指令周期信息流程和相

28、应的控制信指令周期信息流程和相应的控制信号。说明：号。说明：ADD X, D 指令字中指令字中X为变址寄存器为变址寄存器XR，D 为形式地址。此为形式地址。此为加法指令，被加数及结果在累加器为加法指令，被加数及结果在累加器ACC中，加数的内存地中，加数的内存地址由址由XR的内容与的内容与D相加得到。相加得到。寄存器的输入和输出均采用控制信号控制，如寄存器的输入和输出均采用控制信号控制，如PCi表示表示PC的的输入信号，输入信号，MDRo表示表示MDR的输出控制信号。的输出控制信号。凡是需要经过总线的传送，都需要注明，如凡是需要经过总线的传送，都需要注明，如 (PC) MAR，相应的控制信号为相

29、应的控制信号为PCo和和MARi。345.3 数据通路的功能和基本结构：数据通路的功能和基本结构：综合应用综合应用M为主存，为主存，XR为变址寄存器，为变址寄存器，EAR为有效地址寄存器，为有效地址寄存器，LATCH为暂存器。假设指令地址已存于为暂存器。假设指令地址已存于PC中，给出中，给出 ADD X, D 指令周期信息流程和相应的控制信号。指令周期信息流程和相应的控制信号。35【解解】5.3 数据通路的功能和基本结构：数据通路的功能和基本结构：综合应用综合应用36周期周期 节拍节拍微操作序列微操作序列微命令序列微命令序列( (有效控制信号有效控制信号) )取取指指T1(PC) MARPCo

30、，MARiT2M(MAR) MDR(PC)+1 PCMARo，R/W，MDRi+1T3(MDR) IRMDRo，IRi执执行行T1(XR)+Addr(IR) EARXRo，IRo，+，EARiT2(EAR) MAREARo，MARiT3M(MAR) MDRMARo，R/W，MDRiT4(MDR) XMDRo，XiT5(ACC)+(X) LATCHACCo，Xo，Ki = +，LATCHiT6(LATCH) ACCLATCHo，ACCi5.3 数据通路的功能和基本结构：数据通路的功能和基本结构：综合应用综合应用分析如图所示双总线结构的分析如图所示双总线结构的CPU中，指令中，指令 ADD X(R

31、1), (R2)+的指令流程和控制信号。的指令流程和控制信号。设设ALU的功能有：的功能有：F = A + B (ADD)，F = A - B (SUB)，F = A + 1 (INC)，F = A - 1 (DEC)，F = A。可通过总线连接器可通过总线连接器G将总线将总线B的信的信息直接传送到息直接传送到F总线，其控制信号总线，其控制信号为为Gon。其中，。其中，X在本条指令的下在本条指令的下一个存储单元，源操作数有效地一个存储单元，源操作数有效地址为址为X+(R1)，目的操作数地址为，目的操作数地址为(R2)，然后执行，然后执行(R2)+1R2。375.3 数据通路的功能和基本结构：数

32、据通路的功能和基本结构：综合应用综合应用38时钟时钟微操作序列微操作序列微命令序列（控制信号）微命令序列（控制信号）C1(PC)MAR, Read, (PC)YPCB, Gon, FMAR, Read, FYC2(Y)+1PCINC, FPCC3(MDR)IRMDRB, Gon, FIRC4(PC)MAR, Read, (PC)YPCB, Gon, FMAR, Read, FYC5(Y)+1PCINC, FPCC6(MDR)YMDRB, Gon, FYC7(Y)+(R1)MAR, ReadR1B, ADD, FMAR, ReadC8(MDR)TEMPMDRB, Gon, FTEMPC9(R2)

33、MAR, Read, (R2)YR2B, Gon, FMAR, Read, FYC10(Y)+1R2INC, FR2C11(MDR)YMDRB, Gon, FYC12(Y)+(TEMP)MDR, MDRM, WriteTEMPB, ADD, FMDR, Write取指，取指，PC+1读读X，PC+1写入暂存器写入暂存器Y读源操作数读源操作数(R2)+1R2目的操作数目的操作数西安电子科技大学计算机学院计算机组成原理考研辅导第5章 中央处理器5.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器5.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器n从主存取指令从主存取指令n指令译码

34、，产生操作控制信号指令译码，产生操作控制信号n控制控制CPU、主存、主存、I/O设备之间的数据流动设备之间的数据流动405.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器n又称为：又称为：组合逻辑控制器组合逻辑控制器常规逻辑控制器常规逻辑控制器n设计步骤：设计步骤：41一、一、硬布线硬布线控制器控制器控制单元模型控制单元模型控制单元控制单元CUI1 I2 IK控制信号控制信号C1 C2 CM时时序序产产生生器器T1T2TNFlags指令译码器指令译码器时时钟钟指令寄存器指令寄存器IR5.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器n机器指令机器指令n微程序微程序n微指令微

35、指令n微操作：执行部件接受微命令后进行的操作微操作：执行部件接受微命令后进行的操作微命令：控制信号微命令：控制信号42二、二、微程序微程序控制器控制器计算机中最基本的、计算机中最基本的、不可再分解的操作不可再分解的操作相容、互斥相容、互斥微地址、微周期微地址、微周期操作控制字段、顺序控制字段操作控制字段、顺序控制字段控制存储器，在控制存储器，在CPU内部，用内部，用ROM实现实现控存中的微程序个数控存中的微程序个数 机器指令数共用微程序数机器指令数共用微程序数( (取指、间址、中断、取指、间址、中断、)5.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器n直接编码法直接编码法（直接控制

36、法）（直接控制法）n字段编码法字段编码法l字段直接编码法字段直接编码法l字段间接编码法字段间接编码法43二、二、微程序微程序控制器控制器5.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器n由硬件直接产生微程序入口地址由硬件直接产生微程序入口地址n增量方式：顺序增量方式：顺序-转移型微地址转移型微地址n断定方式：下地址字段、条件测试断定方式：下地址字段、条件测试l根据机器指令的操作码形成根据机器指令的操作码形成l根据各种标志决定微指令分支转移地址根据各种标志决定微指令分支转移地址44二、二、微程序微程序控制器控制器5.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器n水平型水平

37、型n垂直型垂直型n混合型混合型45二、二、微程序微程序控制器控制器A1A2 An-1An判断测试字段判断测试字段 后续地址字段后续地址字段操作控制操作控制顺序控制顺序控制OPRdRs微操作码微操作码目的地址目的地址源地址源地址5.4 硬布线硬布线控制器和控制器和微程序微程序控制器控制器n硬布线：速度快，不规整，修改及扩充困难硬布线：速度快，不规整，修改及扩充困难n微程序：速度慢，规整，容易修改及扩充微程序：速度慢，规整，容易修改及扩充46二、二、微程序微程序控制器控制器5.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：习题习题微程序控制器中，形成微程序入口地址的是微程序控制器中，

38、形成微程序入口地址的是_。A. 机器指令的地址码字段机器指令的地址码字段B. 微指令的微地址码字段微指令的微地址码字段C. 机器指令的操作码字段机器指令的操作码字段D. 微指令的微操作码字段微指令的微操作码字段47微程序控制器中，控制部件向执行部件发出的某个微程序控制器中，控制部件向执行部件发出的某个控制信号称为控制信号称为_。A. 微程序微程序B. 微指令微指令C. 微操作微操作D. 微命令微命令5.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：习题习题在微程序控制方式中，以下说法正确的是在微程序控制方式中，以下说法正确的是_。I.采用微程序控制器的处理器称为微处理器采用微程序

39、控制器的处理器称为微处理器II. 每一条机器指令由一段微程序来解释执行每一条机器指令由一段微程序来解释执行III.在微指令的编码中，效率最低的是直接编码方式在微指令的编码中，效率最低的是直接编码方式IV. 水平型微指令能充分利用数据通路的并行结构水平型微指令能充分利用数据通路的并行结构A. I、IIB. II、IVC. I、IIID. III、IV485.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：习题习题下表给出了下表给出了5条微指令条微指令I1I5所发出的控制信号所发出的控制信号aj。设计微指令的控制字段，要求保持微指令本身的并设计微指令的控制字段，要求保持微指令本身的并行

40、性，需要最少的控制位数为行性，需要最少的控制位数为_。A. 6B. 7C. 8D. 1049微指令微指令激活的控制信号激活的控制信号abcdefghijI1I2I3I4I55.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用50 某微程序控制器采用的某微程序控制器采用的微指令微指令字长为字长为24位位。微命令部分由。微命令部分由4个个字段构成，各字段所包括的互斥微命令分别为字段构成，各字段所包括的互斥微命令分别为5个个、8个个、14个个和和3个个。另外控制。另外控制产生次地址的条件产生次地址的条件有有3种种。试说明该微控制器。试说明该微控制器最多可用最多可用几位几位

41、来表示来表示次地址次地址？控制存储器控制存储器的的容量容量为多少？为多少？【解解】字段直接编码法：字段直接编码法：5个互斥微命令加一个个互斥微命令加一个NOP需需3位位编码；编码；8个互斥微命令还需一个个互斥微命令还需一个NOP，则需，则需4位位编码；编码；14个互斥微命令还需一个个互斥微命令还需一个NOP，则需，则需4位位编码；编码；3个互斥微命令还需一个个互斥微命令还需一个NOP，则需，则需2位位编码；编码；次地址控制字次地址控制字的只需的只需2位位编码即可。编码即可。次地址编码次地址编码为为：24( (34422) )9位位控制存储器的容量为控制存储器的容量为：51224bit字段字段1

42、字段字段2字段字段3字段字段4条件测试条件测试后继地址后继地址3bit4bit4bit2bit 2bit9bit5.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用如图所示单总线结构，如图所示单总线结构，（1）设计一个实现以下指令操作）设计一个实现以下指令操作的硬连线控制器，画出控制器逻辑的硬连线控制器，画出控制器逻辑图并写出各控制信号的图并写出各控制信号的逻辑表达式：逻辑表达式：ADD R3, R1, R2; (R1)+(R2)R3LOAD R1, mem; M(mem)R1STORE mem, R1; (R1)M(mem)JMP A; 跳转到主存跳转到主存A地址

43、所指的位置地址所指的位置对应上述指令的译码器输出信号分别为对应上述指令的译码器输出信号分别为ADD、LOAD、STORE和和JMP。515.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用【解解】硬连接控制器逻辑图：硬连接控制器逻辑图：52控制单元控制单元CU控制信号控制信号C1 C2 CM节节拍拍发发生生器器T0T1T5指令译码器指令译码器时时钟钟指令寄存器指令寄存器IRI1 I2 I3 I45.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用T0: (PC)MAR, Read ; PCout, MARinT1: M(MAR)MDR,

44、(PC)+1PC ; MemR, MARout, MDRinE, PC+1T2: (MDR)IR ; MDRout, IRin535.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用T3: (R1)Y ; R1out, YinT4: (R2)+(Y)Z ; R2out, ALUinT5: (Z)R3 ; Zout, R3inT3: IR(mem)MAR, Read ; AdIRout, MARinT4: M(MAR)MDR ; MemR, MARout, MDRinET5: (MDR)R1 ; MDRout, R1in545.4 硬布线硬布线控制器和控制器和微程序微

45、程序控制器：控制器：综合应用综合应用55T3: IR(mem)MAR ; AdIRout, MARinT4: (R1)MDR, Write ; R1out, MDRinT5: (MDR)M(MAR) ; MemW, MARout, MDRoutET3: IR(mem)MAR, Read ; AdIRout, MARinT4: M(MAR)MDR ; MemR, MARout, MDRinET5: (MDR)PC ; MDRout, PCin5.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用56T0: (PC)MAR, Read; PCout, MARinT1: M

46、(MAR)MDR, (PC)+1PC ; MemR, MARout, MDRinE, PC+1T2: (MDR)IR; MDRout, IRinT3: (R1)Y; R1out, YinT4: (R2)+(Y)Z; R2out, ALUinT5: (Z)R3; Zout, R3inT3: IR(mem)MAR, Read; AdIRout, MARinT4: M(MAR)MDR; MemR, MARout, MDRinET5: (MDR)R1; MDRout, R1inT3: IR(mem)MAR; AdIRout, MARinT4: (R1)MDR, Write; R1out, MDRinT

47、5: (MDR)M(MAR); MemW, MARout, MDRoutET3: IR(mem)MAR, Read; AdIRout, MARinT4: M(MAR)MDR; MemR, MARout, MDRinET5: (MDR)PC; MDRout, PCin5.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用T0: PCout, MARinT1: MemR, MARout, MDRinE, PC+1T2: MDRout, IRinT3: R1out, YinT4: R2out, ALUinT5: Zout, R3inT3: AdIRout, MARinT4:

48、 MemR, MARout, MDRinET5: MDRout, R1inT3: AdIRout, MARinT4: R1out, MDRinT5: MemW, MARout, MDRoutET3: AdIRout, MARinT4: MemR, MARout, MDRinET5: MDRout, PCinPCout = T0PC+1 = T1PCin = JMPT5MARin = T0+(LOAD+STORE+JMP)T3MARout = T1+(LOAD+JMP)T4+STORET5MDRin = STORET4MDRout = T2+(LOAD+JMP)T5MDRinE = T1+(LO

49、AD+JMP)T4MDRoutE = STORET5MemR = T1+(LOAD+JMP)T4MemW = STORET5ALUin = ADDT4R1in = LOADT5R1out = ADDT3+STORET4R2out = ADDT4R3in = ADDT5Zout = ADDT5AdIRout = (LOAD+STORE+JMP)T3IRin = T2Yin = ADDT3END = (ADD+LOAD+STORE+JMP)T55.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用（2）对于上题的指令操作，设计）对于上题的指令操作，设计水平型水平型直接编码

50、直接编码的微的微程序控制器。要求画出微程序流程图，写出每条微指程序控制器。要求画出微程序流程图，写出每条微指令的代码并指出其在令的代码并指出其在ROM中的存储位置以及实现多路中的存储位置以及实现多路转移的方法。假设转移的方法。假设4条指令条指令ADD、LOAD、STORE、JMP的代码分别为的代码分别为 00、01、10和和11。【解解】20个控制信号，采用水平型直接编码：个控制信号，采用水平型直接编码：58PCoutPCinPC+1MARinMARoutMDRin MDRinEMDRoutMDRoutEMemRMemW ALUinR1inR1outR2outR3inZoutAdIRoutIR

51、inYin5.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用微程序指令流程：微程序指令流程：595.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用微地址微地址微指令微指令微指令编号微指令编号微指令控制字段微指令控制字段测试判别测试判别P后继地址后继地址0000T01001000000 0000000000000010001T10010101001 0000000000000100010T20000000100 0000000010101000100ADDT30000000000 0001000001000110011ADDT40000

52、000000 0100100000010111011ADDT50000000000 0000011000000000101LOADT30001000000 0000000100010001000LOADT40000101001 0000000000011001100LOADT50000000100 0010000000000000110STORET30001000000 0000000100010011001STORET40000010000 0001000000011011101STORET50000100010 1000000000000000111JMPT30001000000 0000

53、000100010101010JMPT40000101001 0000000000011101110JMPT50100000100 00000000000000060P=0 无转移；无转移；P=1，MAR1,0=IR4,35.4 硬布线硬布线控制器和控制器和微程序微程序控制器：控制器：综合应用综合应用（3）用）用字段直接编码法字段直接编码法设计微程序控制器。设计微程序控制器。61按功能按功能按功能按功能/资源资源按资源按资源其它信号其它信号测试测试判别判别P后继后继地址地址字段字段1( (4位位) )字段字段2( (4位位) )字段字段3( (2位位) )字段字段4( (1位位) )1位位4位

54、位0000 NOP0000 NOP00 NOP0 NOP0001 IRin0001 AdIRout01 MemR1 MARout0010 PCin0010 MDRout10 MemW0011 MARin0011 MDRoutE0100 MDRin0100 R1out0101 MDRinE0101 R2out0110 R1in0110 R3out0111 R2in0111 Zout1000 R3in1000 PCout1001 Yin1001 PC+11010 ALUin西安电子科技大学计算机学院计算机组成原理考研辅导第5章 中央处理器5.5 指令流水线指令流水线5.5 指令流水线指令流水线n流

55、水线的分类流水线的分类l部件级、处理器级、系统级部件级、处理器级、系统级l单功能、多功能（静态、单功能、多功能（静态、动态动态）l线性、非线性线性、非线性n影响流水线性能的因素影响流水线性能的因素l结构相关（资源冲突）结构相关（资源冲突）l数据相关（数据冲突）数据相关（数据冲突） RAW, WAR, WAWl控制相关（控制冲突）控制相关（控制冲突）n流水线的性能指标：吞吐率、加速比、效率流水线的性能指标：吞吐率、加速比、效率n多发射处理器多发射处理器l超标量处理器超标量处理器超标量流水线超标量流水线：时间并行空间并行：时间并行空间并行l超长指令字处理器：编译优化超长指令字处理器：编译优化63同

56、时性：同一时刻同时性：同一时刻并发性：同一时间间隔并发性：同一时间间隔同一时间内，某些段正在实同一时间内，某些段正在实现某种运算时，另一些段却现某种运算时，另一些段却正在进行另一种运算。正在进行另一种运算。5.5 指令流水线指令流水线流水线段数越多，指令执行越快吗？流水线段数越多，指令执行越快吗？n流水段之间流水段之间缓冲寄存器缓冲寄存器的开销的开销n用于流水线优化和存储器用于流水线优化和存储器( (或寄存器或寄存器) )冲突处理冲突处理的的控制逻辑控制逻辑n控制控制相关相关带来的性能损失带来的性能损失645.5 指令流水线指令流水线适合流水线的指令系统特征：适合流水线的指令系统特征：n指令长

57、度尽量一致，有利于简化取指令和指令译码指令长度尽量一致，有利于简化取指令和指令译码操作。操作。n指令格式尽量规整，尽量保证源寄存器的位置相同，指令格式尽量规整，尽量保证源寄存器的位置相同，有利于在指令未知时就可取出寄存器操作数。有利于在指令未知时就可取出寄存器操作数。n仅仅Load/Store型指令访问存储器，有利于减少操作型指令访问存储器，有利于减少操作步骤，规整流水线。步骤，规整流水线。n数据和指令在存储器中按整数边界（对齐）存放，数据和指令在存储器中按整数边界（对齐）存放，有利于减少访存次数。有利于减少访存次数。655.5 指令流水线：指令流水线：习题习题关于流水线技术的说法，错误的是关

58、于流水线技术的说法，错误的是_。A. 超标量超标量技术需要配置多个功能部件和指令译码电技术需要配置多个功能部件和指令译码电路等路等B. 与超标量技术和超流水线技术相比，与超标量技术和超流水线技术相比，超长指令字超长指令字技术对优化编译器要求更高，而无其他硬件要求技术对优化编译器要求更高，而无其他硬件要求C. 流水线流水线按序流动时，在按序流动时，在RAW、WAR和和WAW中，中，只可能出现只可能出现RAW相关相关D. 超流水线超流水线技术相当于将流水线再分段，从而提高技术相当于将流水线再分段，从而提高每个周期内功能部件的使用次数每个周期内功能部件的使用次数665.5 指令流水线：指令流水线：习

59、题习题设指令由取指、分析、执行设指令由取指、分析、执行3个子部件完成，每个子个子部件完成，每个子部件的处理时间均为部件的处理时间均为t，若采用度为，若采用度为4的超标量流水的超标量流水线处理机，连续执行线处理机，连续执行20条指令，只需条指令，只需_。A. 3tB. 5tC. 7tD. 9t设指令流水线把一条指令分为取指、分析、执行设指令流水线把一条指令分为取指、分析、执行3个个部分，且部分，且3部分的时间分别是：部分的时间分别是：t取指取指=2ns，t分析分析=2ns，t执行执行=1ns，则则100条指令全部执行完毕需条指令全部执行完毕需_。A. 163nsB. 183nsC. 193nsD

60、. 203ns675.5 指令流水线：指令流水线：习题习题指令流水线将一条指令的执行过程分为四步，其中第指令流水线将一条指令的执行过程分为四步，其中第1、2和和4步的经过时间为步的经过时间为t，如图所示。若该流水线，如图所示。若该流水线连续执行连续执行50条指令所用时间为条指令所用时间为153t，不考虑相关问，不考虑相关问题，则该流水线的瓶颈第题，则该流水线的瓶颈第3步的时间为步的时间为 _ t。A. 2B. 3C. 4D. 5(3x)t49xt153t，x3。681234ttt5.5 指令流水线：指令流水线：习题习题设指令由取指、分析、执行设指令由取指、分析、执行3个子部件完成，并且每个子部