FM1288中文数据手册(仅供参考)

1、FM-1288 高性能汽车免提语音理 器产前信息 本文件包含一个试制产品信息。规格和试生产资料如有更改恕不另行通知。 富迪科技有限公司的产品并不是为了挽救生命或维持生命的应用。 因此，如 果这样使用的话迪科技有限公司不承担任何责任。 富迪的产品有富迪的书面批准 才能用于生命支持设备或系统。 如果有这样的组件故障可合理预期会导致该生命 支持设备或系统的失效， 或影响的设备或系统的安全性或有效性。 生命支持设备 或系统的目的是植入人体，或支持和 / 或维持和维持和 /或保护人类生活。如果他 们失败了，这个假设合理，用户或其他人的健康可能会受到威胁。在此我们拒绝任何形式的担保， 但不限于保证不侵权，

2、 还包括对于电路说明 和图表说明。Fort é media, SAM, ForteVoice, Forté media and SAM logos are trademarks of Forté media, Inc.All other trademarks belong to their respective companies.Copyright ? 2012 Fort é media all rights reserved目录1. 简介 概述个主要特点 引脚配置（ LQFP） 设备终端功能 内部硬件框图 系统应用程序框图.9.9.9.1.01.1.

3、1.4.1.52. 功能描述.1.7.概述1.7.串行 EEPROM接口（引脚 15，16） 1.7UART接口（引脚 12，13） 2.2IIC兼容串行接口 -SHI（引脚 23，24） 2. 4数字语音数据接口（引脚8，9，10,11） 2. 5PCM 接口主从 2.6IIS 接口 2.8.ADC（引脚 39，40，41， 42，43，44）3. 3DAC（引脚 1，3，47，48） 3.4操作模式 电 STAP选项（引脚 17） 静音控制和指示（引脚 20，21） 扬声器音量控制（引脚 25，26） 系统时钟输入和产生（引脚 27，28） 旁路模式（引脚 14） .3.5.3.73.73

4、.8 .3. 8.3.93.通过 EEPROM，UART，SHI 访问 fm1288 4. 0访问通过 EEPROM4.1通过实例访问 EEPROM4.2.通过 UART访问 4.3.通过 SHI 访问 4.4.个例子通过施 4.4.4. 电气和时序规范绝对最大额定值.4.4.4.5.推荐操作条件.4.5.直流特性4.6.交流特性 时序特性 5. 语音处理器性能细节6. 引脚定义细节 7. 封装尺寸（ LQFP）.4.7.4.9.5.2.5.3.5.5.8.订货信息 附录 I：操作所需的外部元件参考 .5.6.5.75.9.状态信息本产品数据表的状态是产品信息。预报关于富迪产品开发设计人员的信

5、息。文档中指定的所有值都是设计的目标 值。如果指定的最小值和最大值， 仅作为指导到最终规格的限制， 并且不能被视 为最终的值 。所有的详细规格，包括引脚电气规格没有通知情况下也可能被富迪改变。预生产信息引脚和机械尺寸规格定稿。 文档中指定的所有值都是设计的目标值。 如果指 定的最小值和最大值， 仅作为指导到最终规格的限制， 并且不能被视为最终的值。所有电气规格没有通知也可能被富迪改变。产品资料最终数据表， 包括保证最小和最大限度的电气规格。 产品数据表取代所有以 前的文件版本。注意每个案例已经确保这个数据表内容的准确性，富迪不能接受任何错误的责任。富迪有权对其产品作为其发展计划的一部分，使技术

6、的变化。图解图 1： LQFP引脚配置 9图 2 ：集成电路的硬件框图 13图 3：例如蓝牙应用框图 14图 4 ： fm-1288 例 如 表 格 1 单 独 的 最 小 系 统15图 5 ：例如 UART协议 22图 6：异步数据传输（ TX 和 RX）22图 7：石数据传送指令协议 23图 8 ：石命令序列 24图 9： IIS 的下降沿锁存， LRCK高左声道， 1 个周期的延迟 27图10：IIS的下降沿锁存， LRCK高左声道， 0个周期的延迟 28图11：IIS的下降沿锁存， LRCK高为右声道， 1个周期的延迟 28图12：IIS的下降沿锁存， LRCK高为右声道， 0个周期的

7、延迟 29图13：IIS的上升沿锁存， LRCK高左声道， 1个周期的延迟 29图14：IIS的上升沿锁存， LRCK高左声道， 0个周期的延迟 30图15：IIS的上升沿锁存， LRCK高为右声道， 1个周期的延迟 30图16：IIS的上升沿锁存， LRCK高为右声道， 0个周期的延迟 31图 17：模拟到数字转换器框图 32图 18：数字模拟转换器框图 33图 19：状态转换图 35图 20：访问 fm1288 39图 21：命令输入数据模式 39图 22：上电，复位，掉电和循环定时 49图 23：主时钟（ MCLK）定时 50图 24：定时 50图 25：48 引脚 LQFP封装图和尺寸

8、 54图 26：外部晶体振荡器作为时钟源 56表格表 1： SHI 开始和停止数据转换 23表 2：SHI命令名 24表 3： SHI 命令字节格式 24表 4： SHI 命令字节点定义 24表 5：数字语音数据接口(引脚 8， 9， 10，11)25表 6：ADC mic_in和 line_in PGA控制 32表 7：DAC line_out和 spk_out PGA控制 33表 8 ：带选择引脚选择操作模式 36表 9：命令项 39表 10：访问通过 EEPROM 实例 41表 11：访问通过 UART 实例 42表 12：命令符号 43表 13：访问通过 SHI实例 43表 14：绝对

9、最大额定值 44表 15：推荐工作条件 44表 16：直流特性 45表 17：交流特性 46表 17：ADCADC PGA (MIC0_IN, MIC1_IN, LINE_IN) 47表 19: DAC PGA (LINE_OUT, SPK_OUT) 47表 20：时序特性 48表 21：语音处理器的性能细节 51表 22：引脚说明 52表 23：可用的软件包和温度等级 55表 24：外部组件的建议 56表 25：术语 58表 26：相关文件 58文献史1. 简介 fm1288是富迪的系统芯片 （SOC）的新一代汽车免提应用解决方案， 提供高 性能的语音处理。它利用声学回声抵消原理为车辆和个人

10、导航设备免提语音通信 噪声抑制提供的专业单麦克风和回声消除技术。概述结合最新的技术， 为富迪去除环境噪声的声学回声， 在各种嘈杂的汽车环境 fm1288 最大清晰度的保留自然的声音。 兼容广泛的主机处理器和蓝牙设备设计， 便于 fm1288 语音处理器的设计系统集成。fm1288 提供系统设计的灵活性，自定义每个处理模块和微调算法为制造商 的汽车模型舱或免提通信设备提供独特的需求和声学路径特性。 个主要特点高度集成的 SOC数字信号处理器（ DSP）的硬件加速器， RAM和 ROM，O 3 ADC（模拟 数字转换器）2的 DAC（数模转换器）输出差分 I/O所有类似物来改善噪声免疫力 2 芯片

11、上模拟麦克风输入 O IIC 兼容串行（石）和串口控制接口主机处理 器IIS兼容和 PCM 数据接口或者蓝牙主机处理器 内置 PLL支持高度灵活的时钟输入输出可以作为协处理器或作为独立的 处理器 高性能先进的声学回声抵消和噪声抑制算法 用于在车辆应用中的鲁棒全双工 保留语音自然度和汽车环境的有效 宽带（高清语音）和窄带语音处理 明亮的声音增强（ BVE）下行听力提高 动态范围控制（ DRC）范围控制 均衡（ EQL）在上行链路和下行链路话音路径 线路信号路径的自动增益控制（ AGC） 配置处理模块性能的非侵入性的运行时性能优化通过 UART、IIC 兼容端 口运行时间的处理方式和各种旁路模式的

12、双麦克风增强噪声抑制模式之间 切换48 引脚 LQFP封装，军工级引脚配置（ LQFP）LQFP引脚配置视图 1设备终端功能SerIaI EEPROMLeadPad TyPeSUPPIy DOmainDeSCrIPtlO nsda.ee15In/OutVDD_DC-compat>le EEPROM DataScLEE16IOtVDDJ)lie-compatible EEPROM OockSerial HOSt InterfaCe (SHI)LeadPad TyPeSUPPly DOmainDeSCrIPtiOnSDA24In/OutVDDj)IIC-COmPatible Senal Sl

13、aVe dataSCL23InzOUtVDD_DIIC-COmPatible Serial 引m dockUART InterfaCeLeadPad TyPeSUPPly DOmaInDeSeriPtiOnUARTeRX12InVDDeDUART receiveUART-TX13OutVDD-DUART transmitDigitaI AUdio I/O (PCMI1S)LeadPad TyPeSUPPly DomainDeSCriPtiOnBCLK8lutVDDeDSynChrOnOUS data CIoCkFSYNC9in/outVDD-DSynchronous data SynCTX10

14、OUtVDD-DSynChrOnOUS data OUtPUtRX11InVDD-DSynChrOnOUS data InPUtCOntrOlSLeadPad TyPeSupply DOmalnDeSCnPtiOnTESTZ14DlgItaIVDD-DVOICe data by PaSS ContrOlGPIO17DigitaIVDD-DGPTO, USage Cllrrently UndeflnedMUTEeIN20DIgItaIVDDeDInPljt ContrOlr mutes Une OUtMIrrE_OUT21DigitaIVDD_DMUtC SPeakef indicator OU

15、tPUtVADeLED22DIgItaIVDDeDVOlCe activity IndlCatOr OUtPIitVoL-25DlgItaIVDD-DVolUme decrease COntrOlVOL+26DfgitaIVDD_DVOlUme inease ControlPWD_30DlgItaIVDDjDPOWel- down COntrOlRsT-31DigitaIVDD_DReset COntrOlPoWer SUPPIIeSLeadDeSCrIPtiOnVDDeA35POSltlVe SUPPIy for analog ClrelMtryf to 3.3V POWer SUPPlyV

16、DD-D19Po<anve SUPPly for digital InPIJtoItPUr# to 1.8V3.3V POWer SIJPPlyVSSeD7g29GroUnd COnecton - DIgltaI GrOUndVSS_A38,45GroUnd COnnecto - AnaIOg GrTxjndVDD-C37Connect Vla IUF CaPaCitor to ground, decoupling CaPaCltOr is for Intemal LDO that generates 1.2V for IC Inremal Clrajltry.PMBeVREF34COn

17、neCt Vla 0.47UF CaPaeltor to ground, reference Voitage for MIC aPMlCeBIAS36MlCroPhOne BlaS OlirPlItr ProVldIng mc bias Voltage 0.9 VDDeA内部硬件框图图 2 ：集成电路硬件框图系统应用程序框图图 3 ：蓝牙应用程序框图图 4： fm-1288 例如单独的最小系统2. 功能描述概述fm1288 语音处理器将麦克风输入近端扬声器信号并进行声学回声消除和噪 声抑制进一步增强它， 如增益调整和均衡也可以进行。 处理后的信号通过串口发 送 PCM 数字，或通过 D/A 转

18、换器，然后通过 line_out 引脚的模拟输出。远端讲 话者信号进入为线输入信号或数字串行 PCM 接口，或从 line_in 模拟信号引脚。 这远端讲话者信号可通过信号处理进一步增强， 如明亮的声音增强， 均衡，动态 范围控制，通过 DA 发送到模拟 spk_out 引脚。串行 EEPROM接口（引脚 15， 16）fm1288 支持一个可选的串行 EEPROM启动，用户应选择与系统设计。串行 EEPROM用于上电复位时存储系统初始化所需的配置参数，系统设计者选择该选项 无论是功能定制或 bug 修复都由富迪提供存储“补丁程序”它支持的编码或较大的 IIC EEPROM器件如 24C16，

19、24C32， 24C64，等 上电或复位，这 fm-1288 处理器会自动尝试自动检测通过读操作从串行 EEPROM 接口。如果系统设计包括 EEPROM EEPROM 的内容符合以下描述的 fm-1288 EEPROM的格式，将初始化相关的状态，成为功能。EEPROM的内容组织成连续的字节从零地址：当 fm-1288 处理器读取 EEPROM，它解释的内容按数据组织如上图所示，并执行 命令的顺序来执行初始化。 每个命令都是由 6 字节序列指示处理器进行初始化的 数据存储器（ DM）的空间或程序存储器（ PM）。有一个片上的 fm-1288 哈佛体系结构的数字信号处理器（ DSP），具有独立

20、的片内数据存储器、指令存储器。数据存储器是 16 位数据宽度和程序存储器的 24 位数据宽度，并且每个有 16 位地址。初始化数据和片上程序存储在片上只读 存储器（只读存储器）。有片上随机存取记忆体（随机存取记忆体），以及对数 据的操作。指令存储空间进一步分为普通指令存储器和只读存储器 （随机存取存储器） 该修补程序内存允许进一步增强或错误修复的片上只读码。数据存储空间被分为普通的数据存储在片上内存和一组内存映射控制寄存因此，每 6 字节指令驻留在 EEPROM属于下列之一除了简单的规则开始在第一个字节的EEPROM 的虚拟价值和结局与价值0xf0 的最后一个字节，最后一个 EEPROM命令必

21、须写值 0x0000 到 DM 0x22fb 6 字节地址命令最后，为编写程序内存空间的补丁内存有一个简单的规则，用户必须坚持： 首先要执行一个 EEPROM的读写命令到 DM 的内存空间地址 0x3fcb，值 = 0x0010; 然后做 EEPROM写命令为斑块内存顺序； 毕竟写进补丁内存已经完成，然后做一个 EEPROM写命令到 DM 的内存 空间地址 0x3fcb，价值= 0x0000。当 EEPROM的设计是源于初始化参数复位后，该 fm1288 自动检测 EEPROM 通过阅读尝试，然后检索数据连续突发模式直到要么结束传输字节的“ 0xf0”是在 EEPROM检测， 要么 DM 地址

22、 0x0000 0x22fb 被清除。fm1288 将进入正常运行模式。总结关于 EEPROM命令：EEPROM命令可用于启动系统初始化； 数据存储器是连续的字节，必须组织成一个从虚拟字节的EEPROM的地址 0x0000，其次是 6 字节 EEPROM命令上述定义，然后通过一个结局指标0xf0 EEPROM命令操作终止信号；6 字节命令每个初始化写为 DM 空间或 PM 空间；最后的 EEPROM命令应该是写的值 0x0000到DM地址 0x22fb 6字节的命补丁内存初始化既为已经在存储器片上程序是错误修正又进一步增强功 能。因此，如果补丁板的写命令 ，将会由富迪提供。数据的初始化，无论是

23、影响功能 运转 ，还是为了改善性能，在默认情况 下，加载特定的调谐参数。因此控制寄存器和数据写入命令，如果有的话， 是由富迪提供或者由系统设计人员提供从而 进行 系统调整后获得最佳参数。 请参见“系统调音 fm-1288 参数调优指南”。24C16是用户可以使用空间最小的 EEPROM。下面的细节通常不关心系统的设计者， 但它对 EEPROM的大小和因此是包含 在这里的完整性。富迪工程师工作片上 RAM 的命令和数据的初始化命令对 EEPROM需要理解这些细节：UART接口(引脚 12，13)fm1288UART接口可用于 : 在运行时可以发送和接收控制命令； 此外在复位和上电时也由主机处理器

24、提供必要的初始化配置参数，系统 设计人员应该选择此选项。上电即用 UART接口，提供给 fm-1288 的时钟 /晶体频率必须是兆赫整数倍的 UART波特率为了与常用 9600 整数倍的波特率进行通讯。所有的 UART传输都有一个命令字节，一个或两个地址字节，和两个数据字节UART需要两个字节的“ FC”和“ F3”与每个传输同步。UART 端口作为推荐的运行时性能优化的接口来访问实时非侵入性的 fm1288 参数调整。图 5 ：串口命令协议例子图 6：异步数据传输（ TX 和 RX）IIC 兼容串行接口 -SHI（引脚 23，24）fm1288实现串行主机接口（ SHI）是一种 fm1288

25、 IIC兼容的串行接口和外部 处理器之间。它可以用来：运行时发射和接收控制命令， 在复位和上电过程中由主处理器提供必要的初始化配置参数， 要系统设计师 选择这个选项。在 SHI 中，fm1288 与处理器通讯通过双向串行数据线（ SDA）和串行时钟线 （SCL）。fm-1288 SHI作为一个从设备运行并且它的串行时钟是由主机驱动。主 机上的主机处理器控制 SCL时钟，数据传输的开始位和停止位， 并进行从设备寻 址。的 fm1288 支持 8位地址和设备地址是“ 0xC0”。根据主机的指示， SHI 可以作为一个发射器（写入数据）或一个接收器（读 取数据）。注意， SHI支持 100 kHz到

26、 400 kHz的最大速度的标准时钟速度（如果 MCLK是 10MHz 以上）。SHI数据线（引脚 24）的标准字节格式必须是每个字节 8 位。每个字节由 8 位加 1 位，每个时钟脉冲一个数据位。 如果作为一个接收器的操作， 它将返回一 个应答位在每一个字节传输成功后， 否则，它将返回一个无应答信号。 每个数据 传输的最大字节数没有限制。 如果主设备产生终止条件终止传输， 数据传输可以 被中止。 每个数据传输帧必须从开始标记， 或者一个重新启动标记开始， 由停止 标志结束。表 1 ：史开始和停止数据转换在数据传输帧中，允许多个命令序列，并没有限制每个帧的最大字节数。每个命令序列从一个同步字”

27、 0xfcf3”开始，如下的命令输入字节 （如：MEN_WRITE0x3B）和每个特定的命令字节数。下面的数字和表格总结了施命令序列的细节图 7 ：数据传输命令协议表 3： SHI命令字节格式表 4： SHI 命令字节位定义数字语音数据接口（引脚 8， 9，10,11）FM1288支持 PCM / IIS串行接口到外部处理器或设备传输 PCM /数字语音数 据 IIS 编码的音频数据。数字语音数据接口由四个引脚，这些引脚复用作为PCM串行接口或 IIS 串行接口。在下面的表中描述的引脚定义。表 5：数字语音数据接口（引脚 8，9， 10，11）PCM接口主从PCM串行端口提供了一个接口的数字语

28、音数据传输主机处理器。它可以工作在主或从模式，支持，分别， 无论是内部或外部时钟源的帧同步（ fsync）和位时钟（ BCLK）信号。在 8kHz、 16kHz fsync 率运行，根据语 音数据采样率。下面的图表显示 PCM 时两种不同周期的延迟。IIS接口当配置为 IIS接口，主从模式，延迟和比特宽度， rxdp闩，和 LRCK映射到左 或右的通道都是根据系统使用适当配置。 如果它被设置为主机模式， 总线时钟和 LRCK频率由系统设计者定义。下面的图表说明在周期延迟 IIS 时序的不同类型，边锁和 LRCK为高通道图 11 ：IIS的下降沿锁存， LRCK高为右声道， 1 个周期的延迟图

29、9：IIS 的下降沿锁存， LRCK高左声道， 1 个周期的延迟图 10：IIS的下降沿锁存， LRCK高左声道， 0 个周期的延迟图 12： IIS的下降沿锁存， LRCK高为右声道， 0 个周期的延迟图 13： IIS的上升沿锁存， LRCK高左声道， 1 个周期的延迟图 14： IIS的上升沿锁存， LRCK高左声道， 0 个周期的延迟图 15： IIS的上升沿锁存， LRCK高为右声道， 1 个周期的延迟图 16： IIS的上升沿锁存， LRCK高为右声道， 0 个周期的延迟ADC（引脚 39， 40， 41， 42， 43，44）fm1288 包括三个模数转换器（ ADC）。系统设计

30、者们注意这 16 位精度 Sigma-Delta转换器支持的数据采样率是 16kHz，并且所有的模拟信号都是差分输 入。MIC0_IN ADC和 MIC1_IN ADC是主麦克风和麦克风分别输入， 和 LINE_IN ADC 是线路电平输入。每个麦克风允许的最大差分输入电压 ADC VPP（在 PGA增益选择价值 0）。 模拟增益级具有可编程增益调整（ PGA）选择价值 0 到 15，在表 6 中 ADC 的增 益设置相关的总结。关于如何为每个 ADC块 PGA 水平设置的详细信息，请参阅 “fm1288 参数调优指南。”图 17 ：模拟数字转换器框图 表 6：ADC mic_in和 line

31、_in PGA控制DAC（引脚 1，3，47， 48）fm1288 包括两个数字模拟转换器（ DAC）。系统设计者注意这 16 位精度 Sigma-Delta转换器支持 16KHz 的数据采样率，所有的模拟信号输出都才用差分 形式。处理后的回声和无噪声的语音信号经 line_out DAC输出，而 spk_out 是到 达远端语音信号连接近端扬声器。每个 DAC 的最大差分输出电压（在 PGA 增益选择价值 0）。模拟增益级具 有可编程增益调整（ PGA）选择价值 0 到 15，在表 7 中有相关的 DAC的增益设 置的总结。关于如何为每个 DAC块设置模拟 PGA水平的详细信息，请参阅“ f

32、m1288 参数调优指南。”图 18 ：数字 -模拟转换器框图表 7： DAC line_out 和 spk_out PGA 控制操作模式在不同的条件下，该 fm1288 工作在以下 4 种模式之一。 硬件复位方式当电源或当 rst_低，芯片将进入这个模式直到 10ms 后 rst_ 引脚被拉高。在 这种模式下，芯片样品带选项，调整时钟源，并等待外部时钟（ xtal_in 或 BCLK） 和内部 PLL稳定。在 10ms，芯片进入软件复位模式。注意， rst_ 引脚不应作为电 源关闭功能。软件复位模式 在这种模式下，嵌入式语音处理软件读取带选项（节），决定了参数将来自 哪里，然后被动地等待来自

33、外部主机下载（通过 UART、IIC 兼容 SHI）或积极读 取外部 EEPROM的参数。该芯片存在这种模式和软件复位模式时，在0x22fb 参数值成为 0 后进入运行模式（参数配置完成时由 fm-1288 DSP处理器芯片）。注 意 rst_ 引脚不应作为电源关闭功能。运行模式 在这种模式下，软件将根据参数配置设置硬件内部寄存器，然后按 70 毫秒 的初始化。然后 fm1288 开始样本输入和提供输出的模拟 / 数字接口。这样操作后， 可以进入省电模式，如果 pwd_引脚被拉低。掉电模式芯片后的 pwd_ 引脚被拉低进入掉电模式 10ms。在断电模式下， 片上电源开 关关闭，以减少泄漏。外部

34、时钟应该关闭后， tsu_clk2pd（参见节）降低泄漏电 流也。掉电模式后，可以移动到任何软件复位模式或操作模式（根据不同的 pwrdwn_set 参数，设置 0x22f1）。如果它移动到操作模式，没有任何参数设置， 因为所有的内部寄存器值将保持。 为了使芯片退出掉电模式的正确， 该芯片将需 要 13ms 房屋的清洁工作，才可以进行新的一轮参数下载，或恢复到运行模式。*注：1. 在上面的模式， fm1288 重新进入硬件复位模式时的 rst_引脚被拉低外。2.rst_pin 设计的目的不是为了节能，因此建议使用 PWD 省电功能。下面的图是 fm1288 芯片的 4 种状态之间的过渡状态转换

35、图图 19 ：状态转换图电 STAP选项（引脚 17） 带选项被用来确定芯片所需的操作。 下面提到所有带选项必须拉高或低使用 100K弱负荷。如果引脚悬空，状态将是未知的。在软件复位模式， 芯片样品的不同带的选择， 如果有的话， 以确定所需的操 作，以确定系统配置。表 8：带选择引脚选择操作模式静音控制和指示（引脚 20，21）上下行语音信号的扬声器输出静音控制只能通过 UART或 SHI发出控制命令。引脚 20 是一个输出指标，这将是断言高，当扬声器输出已被切换到静音状态。 用户可以这样：捆绑这个引脚信号，用一个发光二极管提供指示。在上行链路语音信号的静音控制也可以通过 UART或 SHI发

36、送控制命令。另 外，在上行静音控制可通过引脚 21 输入信号直接控制。扬声器音量控制（引脚 25，26）fm1288 扬声器音量可以通过（引脚 25）和音量 +（引脚 26）来控制。这些 输入信号电平触发和高电平有效。的 fm1288 会增加或降低音量的一步一旦感官 上销水平高信号（活跃状态的最小长度为 150ms。de 活性低状态的最小长度为 100ms）。如果级别保持高，每一秒，它会继续增加或减少量，直到它击中帽。 最大容量可编程（见 fm1288 参数调优指南）。如果未使用引脚拉低，他们必须用弱电阻 100K。系统时钟输入和产生（引脚 27，28）fm1288接受广泛的外部时钟源，这个外

37、部时钟可以从输入 3MHZ到 32 MHz 以1 MHZ的增量递增，或从到以的增量递增。其他常用的系统时钟频率， ， 和 48 兆赫也支持。然而，如果 UART接口是上电后立即使用， 那么能与常用的 9600整数倍的 UART波特率通讯，fm-128 的时钟/晶体频率必须 是整数倍。晶体应用到引脚 27（xtal_in）和 28（xtal_out ）也将。有关水晶规格的更多 信息，请参阅附录一。所有的 fm-1288 内部数字时钟是利用内部锁相环产生， 这是锁定的时钟源的 频率。旁路模式（引脚 14）fm1288 支持旁路通信模式所主张的 test2 引脚高。在这个循环的通信模式， mic0_

38、in 麦克风输入信号将被发送到 line_out 和 line_in 输入信号直接 spk_out。它绕过内部 ADC 和 DAC，DSP。PGA增益设置和 内部前置放大器还具有输入和输出信号的工作。在运行时该模式可以由硬件 TEST2 pin切换和关闭。3. 通过 EEPROM， UART， SHI访问 fm1288图 20 ：访问 fm1288在运行时，用户可以通过一个串口或 SHI读取或写入到 fm1288 寄存器中。 为了访问 fm1288 寄存器，设计者必须使用预定义的命令进入模式。如果应用需 要通过外部主机控制就使用到 UART或 SHI接口。这些接口也可以用来执行电源和复位系统参

39、数的初始化时，他们被连接到一 个主机处理器。作为一个选项，在复位后以支持 IIC EEPROM的内容可以自动加 载到寄存器。图 21 ：命令输入数据模式面的表显示了每个条目所需的可用命令项和相关联的字节数。表 9 ：命令项访问通过 EEPROM请参见节（串行 EEPROM接口）对 EEPROM数据组织的规则。基于在这一节中 提供的细节，组织的 EEPROM的一个例子是：通过实例访问 EEPROM 下面的表格提供了一个更新的参数 fm1288 通过 EEPROM接口的几个例子 更多详情，请参阅 fm1288 参数调优指南表 10 ：访问通过 EEPROM的例子通过 UART访问UART 作为 f

40、m1288 和主机或控制器之间的一个接口，它可以发送命令到程 序芯片的参数。 UART异步双向串行接口和协议是由一个起始位， 字符的比特数， 奇偶校验位和停止位。fm1288 UART有 5 种不同的类型的接口输入命令。 两同步字节的“ FC”和“ F3” 是每个命令输入之前必需。 由于 UART接口的速度比的 fm1288 内部时钟慢得多， 所以继续进行“写”操作不需要检查数据传输状态。有两种接入方式： Mem_read 和 reg_read。 Mem_read 是用来读取存储器内 容和 fm1288 寄存器 25 和 26 保存内容。 Reg_read将寄存器的内容通过 UART接 口输出到引脚 TXD。微控制器主机将通过监测 TXD引脚接收寄存器的内容。 允许 没有部分命令输入。部分命令输入可能导致系统出错。通过 UART访问的例子下面的表格提供了一个更新的参数 fm1288