数字电子时钟课程设计(共9页)

1、数字电子技术基础课程设计报告 班级： 姓名: 学号：一、设计目的1掌握专业基础知识的综合能力。 2完成设计电路的原理设计、故障排除。3逐步建立电子系统的研发、设计能力，为毕业设计打好基础。4让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。5进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。6培养书写综合实验报告的能力。2、 设计仪器1 LM555CH 2 74LS161N 74LS160N 74LS290 3 74LS00 74LS084 电源 电阻 电容 二极管 接地等三 数字电子钟的基本功能及用途 现在数字钟已成为人们日常生活中：必不可少的必

2、需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确

3、、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。四 设计原理及方框图数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时

4、计数器采用12进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出。 构成方框图 555振荡器五 电试与误路调差分析 振荡器电路震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直

5、面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。 接通电源后，电容C2被充电，Vc5上升，当Vc5上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时Vo为低电平，电容C2通过R和T放电，使Vc5下降。当Vc5下降到1/3Vcc时，触发器又被复位，Vo翻转为高电平，电容C2放电所需要的时间为：t1=RC2ln2=0.7R1C2 当C1放电结束是，T截止

6、，Vcc将通过R1，R2向电容器C1冲电，Vcc由1/3Vcc上升到2/3Vcc所需要的时间为：t2=R2C2ln2=0.7R2C2当Vc上升到2/3Vcc是，触发器又发生翻转。如此周而复始，在输出端就得到一个周期性的方波，其频率为： f=1/(t1+t2)=1.43/(R1+R2)C2这里设震荡频率f=1Hz。 秒电路这是60进制秒的显示。制作60进制的计数器是采用两片74LS290N级联设计的。74LS290N是一个十进制计数器，用第一片的输出端QD控制第二片的运行。60进制的反馈端用的是两片74LS290N的异步置零端R01和R02，采用第二片的QB QC接入一个74LS08N与门再引入

7、反馈端。最后在接入数码管和CP脉冲，这样一个60进制的计数器就做好了。 分钟电路这是60进制分钟的显示。制作60进制计数器用两片为74LS161N和74LS160N设计。其中74LS161N为16进制的计数器，74LS160N为10进制的计数器。因为74LS161N为16进制的计数器，还是分钟的个位，而时钟的分钟是十进制。所以74LS161N有两个反馈：一个是自己转变为十进制的反馈，采用74LS161N同步置数端LOAD，引出QA QD经过74LS00D与非门接入LOAD端，A B C D分别接地。并且引出QA QD经过74LS00D与非门接入ENT和ENP端控制74LS160N。另一个是整体

8、的60进制反馈，采用74LS161N和74LS160N的异步置零端CLR,引出74LS160N的QB QC进过74LS00D与非门接入CLR端。最后在接入数码管和CP脉冲，这样一个60进制的计数器就做好了。 小时电路 这是12进制小时的显示。制作12进制计数器用两片74LS160N设计。他的反馈采用异步置零端CLR。74LS160N为10进制的计数器。引出第二片74LS160N的QA 第一片74LS160NQB经过74LS00D与非门接入CLR端。最后在接入数码管和CP脉冲，这样一个60进制的计数器就做好了。 时钟电路这就是把上面的秒 分钟和小时通过级联构成的时钟。 五 心得与体会1通过制作时钟让我更加人了解了 74LS161N 74LS160N 74LS2