项目C组合逻辑电路学习教案

1、会计学1第一页，共86页。第1页/共85页第二页，共86页。v组合组合(zh)(zh)逻辑电路的分析方法和设计方法逻辑电路的分析方法和设计方法v典型组合典型组合(zh)(zh)逻辑电路的逻辑功能和使用方法逻辑电路的逻辑功能和使用方法v利用二进制译码器和数据选择器设计组合利用二进制译码器和数据选择器设计组合(zh)(zh)逻辑电路的方法逻辑电路的方法学习学习(xux)要点要点第2页/共85页第三页，共86页。7.1 组合逻辑电路的分析组合逻辑电路的分析(fnx)与设计与设计7.2 加法器与数值比较器加法器与数值比较器7.3 编码器编码器7.4 译码器译码器7.5 数据选择器与数据分配器数据选择器

2、与数据分配器章节章节(zhngji)安排安排第3页/共85页第四页，共86页。第4页/共85页第五页，共86页。ABCF&7.1.1 组合组合(zh)逻辑电路的分逻辑电路的分析析逻辑图逻辑图逻辑逻辑(lu j)表达式表达式 1 1 最简与或最简与或表达式表达式 2 ABX BCY CAZ XYZ 2 CABCABFACBCABXYZF 第5页/共85页第六页，共86页。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或表最简与或表达式达式 3 真值表真值表CABCABF 3 4 电路电路(dinl)的的逻辑功能逻辑功能

3、当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。 所 以 这 个电路(dinl)实 际 上 是 一种3人表决用的 组 合 电 路(dinl)：只要有2票或3票 同 意 ， 表决就通过。 4 第6页/共85页第七页，共86页。Z1111ABCFXY1逻辑图逻辑图BBACBABYXZFBYXZBAYCBAX逻辑逻辑(lu j)表达式表达式BABBABBACBAF最简与或表最简与或表达式达式第7页/共85页第八页，共86页。真值表真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用与非门实现用与非门实

4、现(shxin)电路的输出F只与输入A、B有关(yugun)，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路电路(dinl)的逻辑功的逻辑功能能ABBAF第8页/共85页第九页，共86页。 A B C F X Y Z & & & 1 & 逻辑图逻辑图逻辑逻辑(lu j)表达式表达式最简与或表最简与或表达式达式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(21第9页/共85页第十页，共86页。真值表真值表电路电路(dinl)的

5、逻辑功的逻辑功能能A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000001 由真值表可知，当3个输入变量 A、B、C取值一致时，输出 F = 1，否则输出 F = 0 。 所以这个电路可以判断(pndun)3个输入变量的取值是否一致，故称为判一致电路。第10页/共85页第十一页，共86页。逻辑图逻辑图逻辑逻辑(lu j)表达式表达式最简与或最简与或表达式表达式Y&A&F1F2BCBCBCAFBCAF21BCABCBCAFBCAF21第11页/共85页第十二页，共86页。真值表真值表电路的逻辑电路的逻辑(lu j)功能功能A B

6、 CF1 F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 01 01 01 10 10 10 11 1 由真值表可知，当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时， F2=1 ；而当这个二进制数等于3或等于7时F1和F2都为1。 因此，这个逻辑电路可以用来判别(pnbi)输入的3位二进制数数值的范围。第12页/共85页第十三页，共86页。7.1.2 组合组合(zh)逻辑电路的设计逻辑电路的设计真值表真值表电路电路功能功能(gngnng)描述描述设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时

7、为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。 1 穷举法 1 BA220VF实际电路图：A BF0 00 11 01 11001第13页/共85页第十四页，共86页。 2 逻辑逻辑(lu j)表表达式或卡诺图达式或卡诺图最简与或表最简与或表达式达式化简 3 2 ABBAF已为最简与或表达式 4 逻辑逻辑(lu j)变换变换 5 逻辑电路逻辑电路(lu j din l)图图ABF=1用与非门实现BAY用同或门实现ABF&1&1第14页/共85页第十五页，共86页。真值表真值表电路电路功能功能(gngnng)描述描述设红、绿、黄灯分别用A、B、C表示，

8、灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常(zhngchng)工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111第15页/共85页第十六页，共86页。 2 逻辑逻辑(lu j)表达表达式式最简与或表最简与或表达式达式 3 2 4 逻辑逻辑(lu j)变换变换ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 第16页/共85页第十七页，共86页。 5 逻辑电

9、路逻辑电路(lu j din l)图图ACABCBAF 5 ABCF&111第17页/共85页第十八页，共86页。真值表真值表电路电路(dinl)功能描述功能描述设主裁判(cipn)为变量A，副裁判(cipn)分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAF 2 逻辑表达式逻辑表达式第18页/共85页第十九页，共86页。ABCF& 3 最简与或最简与或表达式表达式 4 5 逻辑逻辑(lu j)变换变换逻辑逻辑(l

10、u j)电路图电路图 3 4 5 ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()(第19页/共85页第二十页，共86页。真值表真值表电路电路(dinl)功能描述功能描述 1 1 设输入变量为A、B、C，分别代表特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示，F1=1表示允许特快列车发车， F2=1表示允许直快列车发车， F3=1表示允许普客列车发车。根据(gnj)3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。第20页/共85页第二十一页，共86页。 2 逻辑逻辑(lu j)表表

11、达式及化简达式及化简 2 CBAFBABCACBAFAABCCABCBACBAF321第21页/共85页第二十二页，共86页。 3 画逻辑图画逻辑图 3 F3 A F2 & & 1 1 F1 B C CBAFBAFAF321第22页/共85页第二十三页，共86页。真值表真值表电路电路功能功能(gngnng)描述描述 1 1 设A、B、C有信号(xnho)时其值为1，无信号(xnho)时其值为0；F1、F2、F3工作时其值为1，不工作时其值为0。根据要求，可列出该问题的真值表。第23页/共85页第二十四页，共86页。A B CF1 F2 F30 0 00 0 10 1 00 1

12、11 0 01 0 11 1 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1 1 2 逻辑逻辑(lu j)表表达式及化简达式及化简 2 CAABCCBAFBCABCBCAFABABCCABF321第24页/共85页第二十五页，共86页。 3 画逻辑图画逻辑图 3 CAFBCFABF321F3AF2&1F1BC&1&1第25页/共85页第二十六页，共86页。1 1 半半加加器器7.2.1 加法器加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路(lu j din l)称为半加器。半加器真值表Ai BiSi Ci0 00 1

13、1 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数(ji sh)本位(bnwi)的和向高位的进位第26页/共85页第二十七页，共86页。2、全加器、全加器能对两个(lin )1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加数(ji sh)， Ci-1：低位来的进位，Si

14、：本位的和， Ci：向高位的进位。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAS第27页/共85页第二十八页，共86页。iiiiiiBACBAC1)(全加器的逻辑全加器的逻辑(lu j)图和逻辑图和逻辑(lu j)符号符号=1&AiBiCi-1SiCi 逻辑图图2-2-3 全加器的逻辑图和符号&=11iiiiCBASAiBiCi-1SiCiCI CO逻辑符号第28

15、页/共85页第二十九页，共86页。实现(shxin)多位二进制数相加的电路称为加法器。串行进位串行进位(jnwi)加法器加法器 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高位逐级传递的，速度不高。 为了提高运算速度，在逻辑设计上采用超前进位超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。第29页/共85页第三十页，共86页。7.2.2 数值数值(shz)比较比较器器用来完成两个二进制数的大小(dxi

16、o)比较的逻辑电路称为数值比较器。设 A B 时 L11；A B 时 L21；A B 时 L3 1。得1位数值(shz)比较器的真值表。A BL1(AB) L2(AB)L3(A=B)L1(AB)&逻逻辑辑(lu j)表表达达式式逻逻辑辑图图第31页/共85页第三十二页，共86页。7.3.1 二进制编码器二进制编码器3 3位位二二进进制制编编码码器器输入输入 8 8个互斥的信号个互斥的信号输出输出(shch) 3(shch) 3位二进制代位二进制代码码真真值值表表用 n 位二进制代码来表示 个信号的电路称为二进制编码器二进制编码器n2第32页/共85页第三十三页，共86页。7531753

17、10763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或门构成111逻逻辑辑(l(lu u jj) )表表达达式式逻逻辑辑图图第33页/共85页第三十四页，共86页。I7 I6 I5 I4 I3 I2 I1Y2 Y1 Y0&由与非门构成1111111753107632176542IIIIYIIIIYIIIIY第34页/共85页第三十五页，共86页。输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00

18、 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1输入输入(shr) 10(shr) 10个互斥的个互斥的数码数码输出输出 4 4位二进制代码位二进制代码真真值值表表7.3.2 二十进制编码器二十进制编码器将十进制的10个数码09编成二进制代码的逻辑电路(lu j din l)称为二十进制编码器第35页/共85页第三十六页，共86页。9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY逻逻辑辑(lu(lu j)j)表表达达式式I9 I8

19、I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0由或门构成1111逻逻辑辑图图第36页/共85页第三十七页，共86页。9753107632176542983IIIIIYIIIIYIIIIYIIYI9 I8 I7 I6 I5 I4 I3 I2 I1Y3 Y2 Y1 Y0111111111&第37页/共85页第三十八页，共86页。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性(txng)。设I7的优先级别最高，I6次之，依此类推，I0最低。输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0

20、0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0真真值值表表7.3.3 优先优先(yuxin)编码器编码器第38页/共85页第三十九页，共86页。12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑逻辑(lu j)(lu j)表达式表达式第39页/共85页第四十页，

21、共86页。逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08 8线线3 3线线优优先先(y(yuuxixinn) )编编码码器器如果要求输出、输入(shr)均为反变量，则只要在图中的每一个输出端和输入(shr)端都加上反相器就可以了。第40页/共85页第四十一页，共86页。7.4.1 二进制译码器二进制译码器把代码状态(zhungti)的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码(di m)的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（

22、或为1）。二进制译码器可以译出输入变量(binling)的全部状态，故又称为变量(binling)译码器。第41页/共85页第四十二页，共86页。3 3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输入：输入：3 3位二进制

23、代码位二进制代码(di m)(di m)输出：输出：8 8个互斥的信号个互斥的信号第42页/共85页第四十三页，共86页。01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑逻辑(lu j)(lu j)表达式表达式逻辑图逻辑图电路特点：与门组成电路特点：与门组成(z chn)的阵列的阵列第43页/共85页第四十四页，共86页。集成集成(j chn)(j chn)二进制译码器二进制译码器74LS13874LS138 16 15 14 1

24、3 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 S2 S3 S1(a) 引脚排列图(b) 逻辑功能示意图第44页/共85页第四十五页，共86页。输 入使 能选 择输 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11

25、 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1输入输入(shr)(shr)：自然二：自然二进制码进制码输出输出(shch)(shch)：低：低电平有效电平有效74LS138 74LS138 的真值表的真值表第45页/共85页第四十六页，共86页。例例 用用3/83/8线译码器线译码器 74LS138 74LS138 和两个和两个(lin )(lin )与非门实现与非门实现全加

26、器。全加器。解解 全加器的函数全加器的函数(hnsh)(hnsh)表达表达式为：式为：11111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS将输入变量Ai、Bi、Ci-1分别对应(duyng)地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及 74LS138 的真值表可得：1716151413121110 iiiiiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAYCBAY第46页/共85页第四十七页，共86页。因此(ync)得出：74217421YYYYYYYYSi765376

27、53YYYYYYYYCi接线图： & & Ai Bi Ci-1 1 Si Ci A2 Y0 A1 Y1 A0 Y2 Y3 Y4 S1 Y5 S2 Y6 S3 Y7 74LS138 第47页/共85页第四十八页，共86页。二-十进制译码器的输入是十进制数的 4 位二进制编码（BCD码），分别用 A3、A2、A1、A0 表示；输出(shch)的是与 10 个十进制数字相对应的 10 个信号，用 Y9Y0 表示。由于二-十进制译码器有 4 根输入线，10 根输出(shch)线，所以又称为 4线-10线译码器。把二-十进制代码(di m)翻译成10个十进制数字信号的电路，称为二-十进制

28、译码器。7.4.2 二二 - 十进制译码器十进制译码器第48页/共85页第四十九页，共86页。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0

29、 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表第49页/共85页第五十页，共86页。01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&逻辑逻辑(lu j)表达式表达式逻辑图逻辑图第50页/共85页第五十一页，共86页。abcdefgh a b c d a f b e f g h

30、 g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh数数码码(shm)显显示示器器用来驱动各种显示器件，从而将用二进制代码表示的数字(shz)、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。7.4.3 显示显示(xinsh)译译码器码器23第51页/共85页第五十二页，共86页。第52页/共85页第五十三页，共86页。b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极(ynj)(ynj)第53页/共85页第五十四页，共86页。显示显示(xinsh)译码器真译码器真值表值表第54页/共85页第五十五页，共8

31、6页。7.5.1 数据数据(shj)选择器选择器输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3013012011010AADAADAADAADY真值表真值表逻辑逻辑(lu j)(lu j)表达式表达式地地址址(dzh)变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。4 4选选1 1数据选择器数据选择器第55页/共85页第五十六页，共86页。逻辑图逻辑图1111D0 D1 D2 D3A1A0&1Y第56页/共85页第五十七页，共86页。 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6

32、 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成集成(j chn) (j chn) 双双4 4选选1 1 数据选择器数据选择器 74LS15374LS153输 入输 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y0。第57页/共85页第五十八页，共86页。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

33、10 01 01 00 11 00 10 11 1iiiiiiiiiiiiiiiiiiiiBACBACBABACBABABACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACBCBACBCBACBACBACBAS第58页/共85页第五十九页，共86页。 （2）写出数据选择器的输出）写出数据选择器的输出(shch)函数逻辑函数。函数逻辑函数。3012011010013012011010012222211111DAADAADAADAAYDAADAADAADAAY 16 15 14 13 12 11

34、 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND输 入输 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3013012011010AADAADAADAADY第59页/共85页第六十页，共86页。 （3）将全加器的输出逻辑函数式与数据）将全加器的输出逻辑函数式与数据(shj)选择器的输出选择器的输出函数逻辑函数式进行比较。函数逻辑函数式进行比较。1111iiiiiiiiiiiiiCBACBACBACBAS

35、3210301201101001111111111DBADBADBADBADAADAADAADAAYiiiiiiii 设设 时，有时，有 故必须故必须(bx)，2113011111DDCDDCii01,1ABAAYSiii第60页/共85页第六十一页，共86页。1iiiCBAiiBA1iiiCBAiC3210301201101001222222222DBADBADBADBADAADAADAADAAYiiiiiiii 设设 时，有时，有 故必须故必须(bx)，01,2ABAAYCiii12220232110DDDCDi第61页/共85页第六十二页，共86页。 （4）画连线）画连线(lin xin

36、)图。图。第62页/共85页第六十三页，共86页。集成集成(j chn) 8(j chn) 8选选1 1 数据选择器数据选择器 74LS15174LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND第63页/共85页第六十四页，共86页。7012201210120012.DAAADAAADAAADAAAY第64页/共85页第六十五页，共86页。解：本题可以用代数法和卡诺图法求解。解：本题可以用代数法和卡诺图法求解。代数法代数法选用数据选用数据(shj)选择

37、器。由于选择器。由于F中有中有A、B、C三个变量，所以可选用三个变量，所以可选用8选选1数据数据(shj)选择器，如选择器，如74LS151。写出标准写出标准 “与或与或” 表达式。表达式。BCACABFABCCABCBABCABCACABF第65页/共85页第六十六页，共86页。3.写出写出8选选1数据选择器的输出数据选择器的输出(shch)表达式。表达式。4.比较比较 F与与 Y两式中最小项的对应关系。设两式中最小项的对应关系。设 YF，AA2，BA1，CA0，Y式中包含式中包含 F式中的最小项时，数据取式中的最小项时，数据取1，没有包含，没有包含 F式中的最式中的最小项时，数据取小项时，

38、数据取0。7012201210120012.DAAADAAADAAADAAAYABCCABCBABCAF7012201210120012.DAAADAAADAAADAAAY保留保留(boli)7012601250123012DAAADAAADAAADAAAY综合综合(zngh)比较，可得：比较，可得：D0D1 D2D40 D3D5 D6D71第66页/共85页第六十七页，共86页。卡诺图法选用数据选择器。由于F中有A、B、C三个变量(binling)，所以可选用8选1数据选择器，如74LS151。写出标准 “与或” 表达式。画出F和8选1数据选择器输出逻辑函数Y的卡诺图。比较F和Y的卡诺图。A

39、BCCABCBABCAF第67页/共85页第六十八页，共86页。ABCCABCBABCAF7012201210120012.DAAADAAADAAADAAAY 00 01 11 10 0 0 0 1 0 1 0 1 1 1 A B C 00 01 11 10 0 D0 D1 D3 D2 1 D4 D5 D7 D6 A2 A1 A0 第68页/共85页第六十九页，共86页。例例 7-10 7-10 分别分别(fnbi)(fnbi)用用 8 8选选1 1 数据选择器数据选择器 74LS151 74LS151 和和 4 4选选1 1 数据数据选择器选择器 74LS153 74LS153 实现逻辑函数

40、：实现逻辑函数：ABCBACBAY解解 （1）用）用 8选选1 数据数据(shj)选择器选择器 74LS151 实现。实现。 列出函数的真值表。将输入变量列出函数的真值表。将输入变量A、B、C分别对应地接到分别对应地接到 8选选1 数据数据(shj)选择器选择器 74LS151 的的3个地址输入端个地址输入端 A2、A1、A0。 对照函数的真值表和对照函数的真值表和 74LS151 的真值表可知，将数据的真值表可知，将数据(shj)输入端输入端 D0、D3、D4、D5 接接 低电平低电平 0 ，D1、D2、D6、D7 接接 高电平高电平 1 即可。即可。ABCY74LS1511D0 D1 D2

41、 D3 D4 D5 D6 D7 SA2A1A0第69页/共85页第七十页，共86页。C 1 74LS153Y211ABA1A0D0 D1 D2 D3 S 输 入 输 出 A1 A0 Y 0 0 0 1 1 0 1 1 D0（C） D1（C） D2（0） D3（1） （2）用）用4选选1数据选择器数据选择器74LS153实现。实现。 以 A、B 为变量列出函数的真值表。 将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。ABCBACBAY第70页/共85页第七十

42、一页，共86页。7.5.2 数据数据(shj)分配分配器器由地址码决定(judng)将输入数据送给哪路输出。输 入输出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表逻辑逻辑(lu j)(lu j)表表达式达式地地址址变变量量输输入入数数据据013012011010 ADAYADAYAADYAADY1 1路路-4-4路数据分配器路数据分配器24第71页/共85页第七十二页，共86页。逻辑图逻辑图11DA1 A0Y0 Y1 Y2 Y3&013012011010 ADAYADAYAADYAADY第72页/共85页

43、第七十三页，共86页。例例 设计从格雷码到二进制码的转换设计从格雷码到二进制码的转换(zhunhun)(zhunhun)电路。电路。第73页/共85页第七十四页，共86页。 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 1 1 1 1 10 1 1 1 1 R3 R2 R1 R0 B3 的卡诺图33RB 第74页/共85页第七十五页，共86页。 00 01 11 10 00 0 0 0 0 01 1 1 1 1 11 0 0 0 0 10 1 1 1 1 R3 R2 R1 R0 B2 的卡诺图2323232RRRRRRB第75页/共85页第七十六页，共86页。 00

44、 01 11 10 00 0 0 1 1 01 1 1 0 0 11 0 0 1 1 10 1 1 0 0 R3 R2 R1 R0 B1 的卡诺图32121321312123121231231231231231)()()()(RRRRRRRRRRRRRRRRRRRRRRRRRRRRRRRB第76页/共85页第七十七页，共86页。 00 01 11 10 00 0 1 0 1 01 1 0 1 0 11 0 1 0 1 10 1 0 1 0 R3 R2 R1 R0 B0 的卡诺图0101230RBRRRRB第77页/共85页第七十八页，共86页。 可以(ky)通过卡诺图化简法求得232323232RBRRRRRRB 类似地，由B1和B0的卡诺图可以(ky)得到0101230121231RBRRRRBRBRRRB 解：设从格雷码到二进制码转换时，组合逻辑电路解：设从格雷码到二进制码转换时，组合逻辑电路(lu (lu j din l)j din l)的输入变量是的输入变量是R3R3、R2R2、R1R1和和R0R0，输出变量是，输出变量是B3B3、B2B2、B1B1和和B0B0。 于是，于是，B3B3R3R3第78页/共85页第七十九页，共86页。例例 设计一个将余设计一个将余3 3码变换为码变换为8