数字电路基础--ch04-5组合可编程逻辑器件

1、4.5 组合可编程逻辑器件组合可编程逻辑器件4.5.1 PLD的结构、表示方法及分类的结构、表示方法及分类4.5.2 组合逻辑电路的组合逻辑电路的PLD实现实现4.5 组合可编程逻辑器件组合可编程逻辑器件可编程逻辑器件是一种可以由用户定义和设置可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。灵活、集成度高、处理速度快和可靠性高等特点。4.5.1 PLD的结构、表示方法及分类的结构、表示方法及分类与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项PLD主体主体输入输入电路电路输入

2、信号输入信号互补输入互补输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号 可由或阵列经三态门直接输出，构成组合输出；可由或阵列经三态门直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出通过寄存器输出，构成时序方式输出。1、PLD的基本结构的基本结构输 出 或门阵列 与门阵列 输 入 B A Y Z (b) 与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项互补互补输入输入PLD 的基本电路结构的基本电路结构(如如PAL)2. PLD的的逻辑符号表示方法逻辑符号表示方法(1)(1) 连接的方式连接的方式 硬线连接单元硬线连接单元 被编程接通单元被编程接通单元 被编程擦除单元

3、被编程擦除单元 (2)(2)基本门电路的表示方式基本门电路的表示方式 L=A+B+C+ D DDDD D A B C 或门或门AB C1L DL=A+B+C+DL=ABC与门与门A B C DL AB C& L L4 A B A B L3 A B A B L3 A B A B A A A A EN EN 三态输出缓冲器三态输出缓冲器输出恒等于输出恒等于0 0的与门的与门输出为输出为1 1的与门的与门 A A A 输入缓冲器输入缓冲器(3) (3) 编程连接技术编程连接技术 ( (双极型双极型PLD PLD 一次编程一次编程) ) A L B C D L VCC A B C D 熔丝熔丝

4、 PLD表示的与门表示的与门熔丝工艺的与门原理图熔丝工艺的与门原理图VCC+(5V) R 3kW L D1 D2 D3 A B C 高电平高电平A、B、C有一个输入低电平有一个输入低电平0VA、B、C三个都输入高电平三个都输入高电平+5V5V0V5V低电平低电平 L VCC A B C D 5V5V5VL=ABC L T1 T2 T3 T4 A B C D VCC 连接连接连接连接连接连接断开断开A、B、C 中有一个为中有一个为0A、B、C 都为都为1输出为输出为0；输出为输出为1。L=AC断开断开连接连接连接连接断开断开L=ABCXX器件的开关状态不同器件的开关状态不同, 电路实现逻辑函数也

5、就不同电路实现逻辑函数也就不同1 0 11 1 1CMOS PLD (CMOS PLD (可擦除编程可擦除编程) )(4) (4) 浮浮栅栅MOS管开关管开关用不同的浮栅用不同的浮栅MOS管连接的管连接的PLD，编程信息的擦除方法，编程信息的擦除方法也不同。也不同。SIMOS管连接的管连接的PLD，采用紫外光照射擦除；，采用紫外光照射擦除；Flotox MOS管和快闪叠栅管和快闪叠栅MOS管，采用电擦除方法。管，采用电擦除方法。浮浮栅栅MOS管管叠栅注入叠栅注入MOS(SIMOS)管管浮栅隧道氧化层浮栅隧道氧化层MOS(Flotox MOS)管管快闪快闪(Flash)叠栅叠栅MOS管管 当浮栅

6、上带有负电荷时，使得当浮栅上带有负电荷时，使得MOS管的开启电压变高，如管的开启电压变高，如果给控制栅加上果给控制栅加上VT1控制电压，控制电压，MOS管仍处于截止状态。管仍处于截止状态。若要擦除，可用若要擦除，可用紫外线或紫外线或X射线，距管子射线，距管子2厘米处照射厘米处照射15-20分钟。分钟。 当浮栅上没有电荷时，给控制栅加上大于当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压的控制电压 ，MOS管导通。管导通。*a.叠栅注入叠栅注入MOS(SIMOS)管管 25V25VGND5V5VGND iD VT1 VT2 vGS 浮栅无电子 O 编程前 iD VT1 VT2 vGS 浮栅无

7、电子 浮栅有电子 O 编程前 编程后 5V5VGND5V5VGND导通导通截止截止 L T1 T2 T3 T4 A B C D VCC L=BC连接连接连接连接断开断开断开断开连接连接连接连接断开断开断开断开1 1 1 1浮栅延长区与漏区浮栅延长区与漏区N+之间的之间的交叠处有一个厚度约为交叠处有一个厚度约为80A (埃埃)的薄绝缘层的薄绝缘层遂道区。遂道区。当遂道区的电场强度大到一当遂道区的电场强度大到一定程度，使漏区与浮栅间出定程度，使漏区与浮栅间出现导电遂道，形成电流将浮现导电遂道，形成电流将浮栅电荷泄放掉。栅电荷泄放掉。遂道遂道MOS管管是用电擦除的，是用电擦除的，擦除速度快。擦除速度

8、快。 N+ N+ 隧隧道道 P P型型衬衬底底 源源极极s s 控控制制栅栅g gc c 漏漏极极d d 浮浮栅栅d s gc gf *b.浮栅隧道氧化层浮栅隧道氧化层MOS(Flotox MOS)管管 结构特点结构特点: : 1.闪速存储器存储单元闪速存储器存储单元MOS管的源极管的源极N+区大于漏极区大于漏极N+区，而区，而SIMOS管的源极管的源极N+区和漏极区和漏极N+区是对称的；区是对称的； 2. 浮栅到浮栅到P型衬底间的氧化型衬底间的氧化绝缘层比绝缘层比SIMOS管的更薄。管的更薄。特点：结构简单、集成度高、特点：结构简单、集成度高、编程可靠、擦除快捷。编程可靠、擦除快捷。 N+

9、N+ P P 型衬底型衬底 源极源极s s 控制栅控制栅 g gc c 漏极漏极d d 浮栅浮栅d s gc gf 3.PLD的分类的分类PROMPLAPALGAL低密度可编程逻辑器件低密度可编程逻辑器件（LDPLD）EPLDCPLDFPGA高密度可编程逻辑器件高密度可编程逻辑器件（HDPLD）可编程逻辑器件可编程逻辑器件（PLD）按集成密度划分为按集成密度划分为2、按结构特点划分、按结构特点划分n简单简单PLD (PAL，GAL)n复杂的可编程器件复杂的可编程器件(CPLD) :CPLD的代表芯片如：的代表芯片如：Altera的的MAX系列系列n现场可编程门阵列现场可编程门阵列(FPGA):

10、如如Xilinx的的SPARTAN 系列系列PLD中的三种与、或阵列中的三种与、或阵列 与与阵阵列列 B A L1 L0 可可编编程程 或或阵阵列列 固固定定 与阵列、或阵列与阵列、或阵列均可编程均可编程(PLA)与阵列固定，或阵与阵列固定，或阵列可编程列可编程(PROM)与阵列可编程，或与阵列可编程，或阵列固定阵列固定(PAL和和GAL等等) 与阵列与阵列 B A L1 L0 可编程可编程 或阵列或阵列 可编程可编程 与与阵阵列列 B A L1 L0 或或阵阵列列 可可编编程程 固固定定 按按PLD中的与、或阵列是否编程分中的与、或阵列是否编程分4.5.2 组合逻辑电路的组合逻辑电路的 PLD 实现实现 例例1 1 由由PAL构成的逻辑电路如图所构成的逻辑电路如图所示，试写出该电路的逻辑表达式，示，试写出该电路的逻辑表达式，并确定其逻辑功能并确定其逻辑功能。写出该电路的逻辑表达式：写出该电路的逻辑表达式： Bn An Sn Cn+1 Cn Bn An Sn Cn+1 Cn AnBnCnAnBnAnCnBnCn全加器全加器AnBnCnAnBnCnAnBnCnnnnnnnnnnnnnnnnnnnnnCBCABACCBACB