CMOS集成电路电流源负责的差分放大器

1、2014模拟CMOS集成电路设计目 录必做项目：与非门电路的设计一 设计目的与指导二 设计及过程分析三 结果分析四 体会五 任务分工选做项目：电流镜负载的差分放大器设计一 设计目的与要求二 设计及过程分析三 结果分析四 体会五 任务分工必做项目：与非门电路的设计一、设计目的与指导本项目要求基于csmc 0.35um 工艺，完成一个二输入与非门(2NAND)的电路设计。设计要求如下：1、为了给顶层设计留出更多的布线资源，版图中只能使用金属1 和多晶硅作为互连线，输入，输出和电源、地线等pin 脚必须使用金属12、版图满足设计规则要求，并通过LVS 检查3、设计分析分析二输入与非门（2NAND）的

2、电路，确定器件的宽长比。Ø 设置华大九天环境启动 AetherØ 建立自己的设计库Ø 用 Schematic Editor 画电路原理图Ø 形成符号图Ø 在 MDE 中进行电路仿真Ø 分析仿真结果，是否满足要求，若不满足要求，修正电路的参数，重新仿真。4、版图设计Ø 用 Layout Editer 画版图利用 Aeolus 工具进行版图验证和提取Ø DRC 规则检测Ø LVS 检查5、Tape outØ 增加焊盘等外围电路Ø 输出 GDSII 版图结果。二 设计及过程分析（一） 电路原

3、理图设计电路原理图由两个NMOS和两个PMOS组成。两个PMOS并联，两个NMOS串联，然后将两个NMOS和两个PMOS串联起来。最后加上相应的引脚（包括input、output、inputoutput），原理图如下图所示：在给5V电压时，对V0与V1进行直流仿真分析直到VOUT斜率变化最大值在2.5V左右。不断调节管子宽长比，直至其满足要求，测得NMOS的W/L=0.8/0.5,PMOS的W/L=2/0.5.仿真图如下图所示（二） 生成符号图在schematic editor工作界面，创建symbol view，生成符号图。符号图如下图所示：符号图创建完成后，重新建立一个schematic

4、editor，调用刚刚创建的符号图，并加上相应的输入信号，然后进行仿真，查看波形。（三） 版图设计打开最初的电路原理图，通过菜单栏的SDL创建版图Layout，然后进行版图的绘制，绘制过程中注意进行DRC验证。版图完成并且DRC验证通过后，进行LVS验证，若验证不成功，多次改正知道验证成功。版图如下图所示：三 结果分析 本次设计的最终结果是实现了一个二输入与非门的功能，功能如下：ABY001011101110四 体会必做项目是与非门电路的设计，这算比较简单的设计了，这是集成电路设计中基本的电路。首先在开始前，做好充分的准备，尤其是理论知识是掌握，要对以前所学的知识有一个系统的了解，看到一个新问

5、题要知道如何转化为学过的知识。由于对这个电路比较熟悉，在画电路图和分析结果时遇到的问题都能够解决，问题不大。主要是版图设计的时候问题多，通常是对版图设计不熟悉而不知道如何解决。与非门电路的版图，虽然总体上电路比较简单，但是在版图的绘制过程之中还是要细心，注意工艺的最小线宽或者最小的距离的要求。画图过程很考验耐心与细心程度，一不小心就要出差错。所以在绘制过程中要细心。在版图的布局中要注意布局的要求，尽量能够减小面积并且避免出错。由于这次我们三个人团队工作，所以要分工。当然，分工不是说只做这一部分，而且，如果对其他部分不了解，做自己的部分时候也会很困难。我们每个队员都要对这个课程设计有一个宏观的了

6、解和把握，知道自己负责的部分所处的阶段，对其他队员负责的部分要有一定的了解，然后对自己负责的部分花大工夫，保质保量，不拖沓，才能使项目顺利地进行。五 任务分工我们组三人，主要分工如下：根据原理图形成符号图，最后在 MDE 中进行电路仿真并分析结果。： 进行版图设计 用 Layout Editer 画版图，利用 Aeolus 工具进行版图验证和提取，最后DRC 规则检测，LVS 检查。：启动 Aether建立设计库，用 Schematic Editor 画电路原理图并完成实训报告。选做项目：电流镜负载的差分放大器设计一 设计目的与要求设计一款差分放大器，要求满足性能指标：l 负载电容ll 对管的

7、m取4的倍数l 低频开环增益>100l GBW(增益带宽积)>25MHzl 输入共模范围>3Vl 功耗、面积尽量小参考电路图如下图所示设计步骤：1、 仿真单个MOS的特性，得到某W/L下的MOS管的小信号输出电阻和跨导。2、 根据上述仿真得到的器件特性，推导上述电路中的器件参数。3、 手工推导上述尺寸下的差分级放大器的直流工作点、小信号增益、带宽、输入共模范围。4、 如果增益和带宽不符合题目要求，则修改器件参数，并重复上述计算过程。5、 一旦计算结果达到题目要求，用Hspice仿真验证上述指标。如果仿真得到的增益和带宽不符合要求，则返回步骤2，直至符合要求二 设计及过程分析据

8、题目所述，电流镜负载的差分放大器的制作为0.35um CMOS工艺，要求在5v的电源电压下，负载电容为2pF时，增益带宽积大于25MHz，低频开环增益大于100，同时功耗和面积越小表示性能越优。我们首先根据0.35um CMOS工艺大致确定单个CMOS的性能，即在一定值的W/L下确定MOS管在小信号模型中的等效输出电阻和栅跨导，然后记下得到的参数并将其带入到整体电路中计算，推导电流镜负载的差分放大器电路中的器件参数，例如，小信号模型的增益、带宽、功耗等，再分析是否满足题目中的各项指标的要求。若不满足，则依据摘要理所说的，调节晶体管的宽度，然后用调整后的参数进行仿真、验证，直到符合要求为止。2.

9、 电流镜负载差分放大电路分析与设计（一） 电路原理图设计在不考虑沟道长度及体效应时，Av=gm3*（ro1/ro2）gm2=gm3=(2UnCoxW/LID2)1/2ID2=ID3=0.25mA =ID1=ID0UnCox=1.3405*10(-4) ro1和ro2 均可从网表中读取的gm1=676.6u gm3=1.2067m (W/L)M0,1 =10/1,(W/L)M2,3=9/1,(W/L)M4,5=2/1 用两个PMOS管构成一个电流镜，作为差分电路的负载。用两个NMOS管构成电流镜连接在Iref上。然后加上相应的引脚，为后序生成符号图和版图做好准备。如下图所示：（二）生成符号图符号

10、图创建完成后，重新建立一个schematic editor，调用刚刚创建的符号图，并加上相应的输入信号，然后进行仿真，查看波形。瞬态分析：直流分析：（三）版图设计打开最初的电路原理图，通过菜单栏的SDL创建版图Layout，然后进行版图的绘制，绘制过程中注意进行DRC验证。版图完成并且DRC验证通过后，进行LVS验证，若验证不成功，多次改正知道验证成功。版图如下图所示：三 结果分析hierarchy xi0 xi0 xi0 xi0 xi0 device 1:mm0 1:mm1 1:mm2 1:mm3 1:mm4 region Saturati Saturati Saturati Saturat

11、i Saturati id -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u ibs 3.6994a 3.6994a -265.1234a -265.1234a -4.0746a ibd 387.9501a 387.9501a -788.9777f -788.9777f -785.3774a vgs -1.6490 -1.6490 1.6586 1.6586 2.1686 vds -1.6490 -1.6490 2.0096 2.0096 2.1686 vbs 0.0000 0.0000 -1.3414 -1.3414 0.0000 vth

12、 -999.1591m -999.1591m 1.3070 1.3070 763.0809m vdsat -594.2612m -594.2612m 315.0436m 315.0436m 874.8337m vod -649.8448m -649.8448m 351.5394m 351.5394m 1.4055 gm 676.6466u 676.6466u 1.2067m 1.2067m 564.1959u gds 10.4276u 10.4276u 5.1034u 5.1034u 4.1931u gmb 221.7669u 221.7669u 371.2275u 371.2275u 248

13、.3114u cdtot 48.0864f 48.0864f 37.0387f 37.0387f 10.3659f cgtot 98.7657f 98.7657f 94.0683f 94.0683f 24.1734f cstot 164.8637f 164.8637f 124.8378f 124.8378f 37.6006f cbtot 126.6913f 126.6913f 84.1348f 84.1348f 27.9905f cgs 88.2701f 88.2701f 76.6250f 76.6250f 20.4368f cgd 8.1782f 8.1782f 10.7137f 10.71

14、37f 2.6065f i1 -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u i2 0.0000 0.0000 0.0000 0.0000 0.0000 i3 -247.1656u -247.1656u 247.1656u 247.1656u 500.0000u i4 6.5964p 6.5964p -19.5590p -19.5590p -8.6752p hierarchy xi0 device 1:mm5 region Saturati id 494.3312u ibs -4.0297a ibd -100.0039a vgs 2.16

15、86 vds 1.3414 vbs 0.0000 vth 763.5805m vdsat 874.5969m vod 1.4050 gm 554.2542u gds 13.4333u gmb 244.9113u cdtot 11.1731f cgtot 24.2181f cstot 37.5983f cbtot 28.6691f cgs 20.4425f cgd 2.6653f i1 494.3312u i2 0.0000 i3 494.3312u i4 -5.3659p 四 体会本次的集成电路课程设计使我们组受益匪浅。一直以来我们已经深入的学习过模拟电子技术基础和模拟CMOS集成电路课程的理

16、论知识了，但是对于实践方面的知识我们只在实验课上用过。这次的实训，使我们学会将课堂上的纯理论灵活运用到生活。刚看到题目时不知道从何下手。然后开始看书，仔细的找相关的资料，看到底题目的用意是什么，幸好在课本上已经学过差分放大器。我们了解了相关理论知识，便开始分工合作，进行手工分析，用 Schematic Editor 画电路原理图并进行仿真，随后就是版图设计，主要是这三个步骤，花了不少时间，设计过程中出现很多差错，不断改正，不断虚心请教，实在修改不了，让老师来指导。这样重复地进行计算，画图，设计，终于顺利完成电流源负载的差分放大器。其实完成这个项目遇到的问题是手工分析计算和画版图的时候由于不熟练出现各种情况。例如计算NMOS和PMOS的宽长比和电路增益，与MDE仿真后的图形进行比较分析，修改参数再分析，重复修改，最后基本使仿真图形和计算分析的结果符合。其次在版图设计的时候，由于之前仅仅用过几次版图设计，时间长了还忘记，所以费了很大功夫才画完版图。面对版图出错时还不断请教别人，互相讨论问题所在，再修改，再验证，直到最后通过LVS验证CORRECT，才松了口气，这是很值得高兴的事。这次课设通过不断的计