基于FPGA的数字频率计设计

1、攀枝花学院本科毕业设计（论文）基于fpga的数字频率计设计学生姓名：学生学号：200610504115院（系）：电气信息工程学院年级专业：2006级测控技术与仪器指导教师：二oo年六月摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量 结果都有十分密切的关系，因此频率的测量就显得十分重要。数字频率计是数字 电路中的典型应用，是电子测量与仪表技术最基础的电子仪器之一，是计算机、 通讯设备、音频视频等科研生产领域不可缺少的测量仪器。与传统的频率计相比， 数字频率计具有精度高、测量范围大、可靠性好等优点。是频率测量的重要手段 之一。该论文研宂基于fpga的数字频率计的设计，在

2、quartusii环境中，运用vhdl 语言完成数字频率计的设计，并对设计进行综合、编译、仿真。通过仿真分析， 证明该频率计测量结果的正确性。本文的主要内容概括如下： 介绍了数字频率计的基本内容和重要性，并对数字频率计的国内外研宂现状 进行了总结；并概括丫本次设计的主要任务和闪容。 介绍了数字频率计设计开发环境，并对fpga、quartusii, vhdl进行了详细 介绍对开发流程详细说明。 根据实际需要对数字频率计设计方法、方案进行了可行性比较，并对其实现 的功能进行了具体要求，对设计模块进行了划分，并定义了每个模块所实现的功 能。 用vhdl语言编程，具体实现频率计各个模块的功能，对数字频

3、率计仿真并 验证其功能。关键词：fpga, quartusii , vhdl,频率计abstractin electronics,frequency is one of the most basic parameters.and it have a close relationship with many measurement program of electrical parameters and measurement results，so the measurement of frequency is very important.digital frequency meter is

4、a typical applications in digital circuit,and one of the most basic electronic devices in electronic measurement and instrumentation technology. digital frequency meter is an indispensable measuring instruments for scientific research and production as computers，communications equipment， audio，video

5、. compared with the conventional frequency counter,digital frequency meter have a high accuracy，measurement range and a good reliability. it is one of important measure for frequency measurement:the thesis research in design of digital frequency meter,fpga-based. vhdl language is used to complete th

6、e design of digital frequency meter in quartusii，and completed thesis with composited，compiled，simulated. through simulation and analysis，the results show that the accuracy of measure for the frequency. the main contents of this thesis are summarized as follows: firstly，it introduced the importance

7、and basic content of digital frequency meter，and current research is summarized .the main tasks and content of this design are summarized.secondly，design and development environment of digital frequency meter are introduced. fpga，quartusii and vhdl are described in detail.thirdly,according to the ac

8、tual needs of the digital frequency meter，design method and design program are compared to achieve the functions of their specific requirements, and defines the functions of each module to achieve the function.lastly,the functions of each module achieved with vhdl language programming, simulation an

9、d verify functionality of the digital frequency meterkey words fpga，quartusii , vhdl, digital frequency mete1绪论数字频率计(dfm)是电子测量与仪表技术最基础的电子仪表类别之一，是计算机、 通讯设备、音频视频等科研生产领域不可缺少的测量仪器，而且它是数字电压表 (dvm)必不可少的部件，因此，数字频率计的发展对整个电子产品的发展起着举 足轻重的作用。本文采用测频法的思想，利用fpga设计数字频率计，为提高检 测可靠性和效率奠定y坚实的基础。1.1数字频率计概述数字频率计是一种用十进制数

10、字显示被测信号频率的数字测量仪器.它的基本功 能是测量正弦信号、方波信号、尖脉冲信号及其他各种单位时间内变化的物理量。 当今数字频率计不仅是作为电压表、计算机、天线电广播通讯设备、工艺过程自 动化装置。集成数字频率计由于所用元件少、投资少、体积小、功耗低、且可靠 性高、功能强、易于设计和研发，使得它具有技术上的实用性和应用的广泛性。 不论从彩色电视机、电冰箱，dvd，还是现在家庭常用到的数字电压表、数字万 用表等都包含有频率计。在智能化、数字化科技发展的今天，数字频率计已成为 频率计发展的方向，与传统的频率计相比，数字频率计具有测量速度快、精度高、 量程大、设计简单、读数方便等优点。因此，数字

11、频率计的发展对整个电子产品 的发展起着举足轻重的作用1"。近年来，我国在数字频率计研宄领域发展迅速。目前，数字频率计的设计可以直 接而向用户需求，根据系统的行为和功能要求，自上至下的逐层完成相应的描述、 综合、优化、仿真与验证，直到生成器件。1.2数字频率计的国内外研宄现状由于社会发展和科技发展的需要，信息传输和处理的要求的提高，对频率的测量 精度也提出了更高的要求，需要更高准确度的时频基准和更精密的测量技术。 而频率测量所能达到的精度，主要取决于作为标准频率源的精度以及所使用的测 量设备和测量方法。目前，国内外使用的测频的方法有很多，有直接测频法、 内插法、游标法、时间-电压变化法

12、、多周期同步法、频率倍增法、频差倍增法 以及相位比较法等等。直接测频的方法较简单，但精度不高。内插法和游标法都 是采用模拟的方法，虽然精度提高了，但是电路设计却很复杂；时间-电压变化 法是利用电容充放电时间进行测量，由于经过a/d转换，速度较慢，且抗干扰 能力较弱。多周期同步法是精度较高的一种。为了进一步的提高精度，通常采用 模拟内插法或游标法与多周期同步法结合使用，虽然精度有了进一步的提高， 但始终未解决±1个字的计数误差，而且这些方法设备复杂，不利于推广。频率 误差倍增法可以减小计数器的±1个字的误差，提高测量精度。但用这种方法来 提高测量精度是有限的，因为如要得到2x

13、lo13的测量精度，就要把被测频率人倍 频到m/x. = l/2xlouhz = 5ooomhz，这无论是对倍频技术，还是对r前的计数器 都是很难实现的。频差倍增-多周期法是一种频差倍增法和差拍法相结合的测量 方法。这种方法是将被测信号和参考信号经频差倍增使被测信号的相位起伏扩 大，在通过混频器获得差拍信号，用电子计数器在低频卜进行多周期测量，能在 较少的倍增次数和同样的取样时间情况下，得到比测频法更高的系统分辨率和测 量精度。但是仍然存在着时标不稳而引入的误差和一定的触发误差。以上只是对 现存的几种主要的测频方法的概述，很显然从以上的分析屮知道：不同的测频 方法在不同的应用条件下是具有一定的

14、优势。总之，频率（时间）测量技术发展非 常快。在频标方而，一方而是追求新的更高稳定度和准确度的新型频标，据报道， 实验室屮做出频率准确度优于i（r13的频标。一方面是提供便于工业、科研应用的 商品化频标，如小铯钟、铷频标、新型高稳定度品体振荡器等这些工作多在计量 研宂与工业部门进行。大量的工作在改进、创造新的测频原理、方法和仪器， 以便以更高的精度、速度，自动进行测量和数据处理，并向多功能、小型化、 高性价比方向发展。在提高测频精度方而，值得特别提出的有全同步取样技术和 可校准通用电子计数器技术，它们使测频精度提高到一个新的水平2。我国的频率计不是落后发达国家太多，我国在这个领域的发展是极其迅

15、速的， 现在的技术实际己是多年来见证。我国现阶段电子产品的市场特点，电子数字化 发展很快。在我国和发达国家的发展情况是趋于一致的，数字频率计己经应用于 高科技等产品上面，可以不无夸张的说没有不包含有频率计的电子产品。我国的 cd、vcd、dvd和数字音响广播等新技术已大量进入市场;而在今天这些行业 中都必须用到频率计。到今天频率计已开始并正在向智能、精细方向的发展。 国外的发展比我国要早，所以在这些行业屮还领先于我们，我国还是缺少开发和 研发的资金投入，很多的电子企业都不太乐意去花大量的时间、资金和精力去研 允和开发，这也就使得我国在这方而的人力和资金都不充足，也就无法于发达国 家相比，不能够

16、形成一个量产的效果。从而很多的企业没有竞争力，这也和我国 其他的民族产业存在相同的情况，这也正是我国在高速发展后的今天很少有自己 的民族品牌的原因，所以我国应该大力的支持自己的民族品牌，不仅仅是要在资 金和人才的投入，还要有具体的实际行动并起到一定的保护作用。1.3该设计研宄的主要任务和内容该设计根据频率计原理，采用测频法的设计思想，在quamisii开发环境中，利 用vhdl语言设计了数字频率计，并通过仿真验证了设计的正确性。全文分为 五章，各章的内容安排如下：第1章主要介绍了数字频率计的使用场合、国内外研允现状，交代了该论文研宂 的主要任务和闪容。第2章主要介绍了数字频率计的开发环境：fp

17、ga、quartusil vhdl。简单介 绍了 fpga以及用fpga设计的特点、优点和用fpga开发大规模数字系统的 设计流程；介绍丫 quartusii的发展和使用；介绍了本次设计所使用的vhdl语 言的发展状况、优点，以及vhdl作为硬件描述语言编程流程。第3章介绍了数字频率计的设计方案，对数字频率计的设计方法和设计方案进行 了定性分析和选择，确定了设计要求，并划分了频率计各个模块，确定了各个模 块所要达到的功能。第4章具体实现频率计的功能并编程实现功能。概述了实现方法原理;通过编程， 实现丫各个模块的功能；通过编译仿真分析并验证频率计所能实现的功能。第5章对全文进行了总结，分析设计的

18、不足和存在的问题。2数字频率计开发环境介绍2.1 fpga 简介2.1.1 fpga 简介传统的数字系统设计一般采用搭积木式的方法进行，即由器件搭建成电路板， 由电路板搭成数字系统。系统常用的“积木块”是固定功能的标准集成电路， 如74/ 54系列(ttl)、4000/4500系列(cmos)芯片和一些固定功能的大规模集 成电路。设计者根据需要选择合适的器件，由器件组成电路板，最后完成系统设 计。传统的数字系统设计只能对电路板进行设计，通过设计电路板来实现系统功 能。进入到20世纪90年代以后，电子设计自动化(electronics design automatkm，eda)技术的发展和普及给

19、数字系统的设计带来了革命性的变化。利 用eda工具，采用可编程逻辑器件设计数字电路，正在成为数字系统设计的主 流3。fpga是现场可编程门阵列(field programmable gate array)的简称。fpga器 件及其开发系统是开发大规模数字集成电路的新技术。它利用计算机辅助设计， 绘制出实现用户逻辑的原理图、编辑布尔方程或用硬件描述语言方式作为设计输 入；然后经过一系列转换程序、自动布局布线、模拟仿真的过程；最后生成配置 fpga器件的数据文件，对fpga器件初始化。这样就实现了满足用户要求的专 用集成电路，真正达到了用户自行设计、自行研制和自行生产集成电路的0的4。fpga的基

20、本特点主要有： 采用fpga设计asic电路，用户不需要投片生产，就能得到合用的芯片。 fpga可做其它全定制或半定制asic电路的中试样片。 fpga内部有丰富的触发器和i/o引脚。 fpga是asic电路中设计周期最短、开发费用最低、风险最小的器件之一。 fpga采用高速chmos工艺，功耗低，可以与cmos、ttl电平兼容。 fpga是由存放在片内ram屮的程序来设置其工作状态的，因此，工作时需要 对片内的ram进行编程。用户可以根据不同的配置模式，采用不同的编程方式。fpga器件具有下列优点：随着超大规模集成电路(very large scale ic,vlsi)工艺的不断提高，单一芯

21、 片内部可以容纳上百万个晶体管，fpga芯片的规模也越来越大，其单片逻辑门数己达到上百万门，所实现的功能越来越强，同时还可以实现系统集成。 fpga芯片在出厂之前100%都做过测试，不需要设计人员承担投资风险和费 用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的 最终功能设计。所以，fpga的资金投入少，节省了许多潜在的花费。 用法可以反复的编程、擦除、使用，或者在外围电路不动的情况不，用不同 的实现软件就可以实现不同的功能。因此，用fpga试制样本，能以最快的速度 占领市场。fpga软件包中有芥种输入工具、仿真工具、版图设计工具及编程器 等全线产品，使电路设计人员在很短

22、的时间内就可以完成电路的输入、编译、 优化、仿真，直至最后芯片的制作。当电路有很少的改动时，更能显示出fpga 的优势。电路设计人员使用fpga进行电路设计时，不需要具备专门的1c深层 次的知识，fpga软件易学易用，可以使设计人员集屮精力进行电路设计，快速 将产品推向市场l5j。2.1.2 fpga设计流程fpga的设计过程是利用eda开发软件和编程工具对器件进行开发的过程。 fpga的一般设计流程如图2.1所示，包括设计准备、设计输入、功能仿真、设 计处理、时序仿真和器件编程及测试七个步骤。 设计准备在系统设计之前，首先要进行的是方案论证，系统设计和器件选择等准备工作。 设计输入设计输入是

23、设计人员将所设计的系统或电路以开发软件要求的某种形式表示出 來，并送入计算机的过程。设计输入通常有以下三种形式。原理图输入方式原理图输入方式是一种最直接的设计描述方式，要设计什么，就从软件系统提供 的元件库屮调出来，画出原理图。hdl（硬件描述语言懒入方式硬件描述语言是用文本方式描述设计的，它分为普通硬件描述语言和行为描述语 言。3）波形输入方式波形输入方式主要用来建立和编辑波形设计文件，以及输入仿真向量和功能测 试向量。 功能仿真功能仿真在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延时信息，仅对初步的功能进行检测。 设计处理设计处理时器件设计中的核心环节。在设计处理过程中，编

24、译软件将对设计输入 文件进行逻辑化简、综合优化和适配，最后产生编程用的编程文件。语法检查和设计规则检查设计输入完成后，首先进行语法检査，如原理图中有无漏连信号线等，并及时列 出错误信息报告供设计人员修改，然后进行设计规则检验，并将编译报告列出， 指明违反规则情况以供设计人员纠正。逻辑优化和综合简化所有的逻辑方程或用户自建的宏，使设计所占用的资源最少。xi* -it1/ t.曹阁2.1可编程器件fpga的一般设计流程o用单元适配，然后将设计分割 :的宏单元中。:件自动完成的，它以最优的方式后，对系统和各模块进行时序仿 斉和消除竞争冒险等式非常必要i的数据文件6。2.2 quartusii 简介q

25、uartusii软件是美国altera公司的第四代eda开发软件，quartusii是altera前 一代fpga/cpld集成环境max+plusii的更新换代产品，其界而友好、使用便 捷。它提供了一种与结构无关的设计环境，非常适应具体的设计需要。quartusii 软件还提供了方便的设计输入方式、快速的编译和直接易懂的器件编程，支持原 理图、vhdl、veriloghdl 以及 ahdl(altera hardware description language) 等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬 件配置的完整pld设计流程。能够支持逻辑门数在百万门以上

26、的逻辑器件的开 发，并且为第三方工具提供了无缝接口。quartusii软件支持的器件有：stratixii、stratix gx、stratix、mercury、ax3000a、max7000b、max7000s、max 7000ae、 max ii、flex6000、flex 1 ok、flex 1 oka、flex1oke、cyclone、cyclone ii、apex ii、apex20kc、apex20ke 和 acex1k 系列。quartusii软件的编程器是系统的核心，提供功能强大的设计处理，设计荞可以添 加特定的约束条件来提高芯片的利用率。在设计流程的每一步，quartusii

27、软件能 够引导设计荞将注意力放在设计上，而不是软件的使用上，同时，自动的错误定 位、完备的错误和警告信息等功能，使设计修改工作变得简单容易。另外， quartusii软件可与matlab的simulink和dsp builder结合，是幵发dsp硬件 系统的关键eda工具，quartusii软件与sopc builder结合，能够开发 sopc（system on a programmable chip）系统，是一款很有发展前途的eda软 件。altera quartusii作为一种可编程逻辑的设计环境，由于其强大的设计能力和 直观易用的接口，越来越受到数字系统设计者的欢迎l7j。2.3 vh

28、dl语言简介2.3.1 vhdl语言的发展以及优点在hdl（硬件描述语言）形成发展之前，已有了许多程序设计语言，如汇编、c、 pascal、fortran, prolog等语言。这些语言运行在不同的硬件平台和操作环境中， 他们是适合描述过程和算法，不适合作硬件描述。美国国防部电子系统项r有众 多的承包公司，由于各公司技术线路不一致，许多产品不兼容，他们使用各自的 设计语言，使得设计不能重复利用，造成y信息交换困难和维护困难。美国政府 为了降低开发费用，避免重复设计，国防部为让他们的超高集成电路提供了一种 硬件描述语言，以期望vhdl功能更强大、严格、可读性好。政府要求各公司 的合同都用它来描述

29、，以避免产生歧义。由政府牵尖，vhdl工作小组1981 年6月成立，提出了一个满足电子设计各种要求的能够作为工业标准的hdl。 1987年12月通过标准审査并宣布实施，即ieee std 1076-1987lrm。1993 年vhdl重新修订，形成新的标准即ffiee std 1076-1993lrm93。现在随着 系统级fpga以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重 要。硬件描述语言为适应新的情况，得到迅速发展。vhdl主要用于描述数字系统的结构，行为，功能和接门。除了含有许多具有硬 件特征的语句外，vhdl语言形式和描述风格与句法是十分类似于一般的计算机 高级语言。vhd

30、l的程序结构特点是将一项工程设计，或称设计实体（可以是一 个元件，一个电路模块或一个系统）分成外部（或称为可视部分及端门）和内部（或 称为不可视部分）。在对一个设计实体定义了外部界而后，一旦其内部开发完成 后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是vhdl系统设计的基本点。应用vhdl进行工程设计的优点是多方而的。 与其他的硬件描述语言相比，vhdl具有更强的行为描述能力，从而决定丫 的硬件描述语言。强大的行为描述能力是避开具体的器 述和设计大规模电子系统的重要保证。匀和库函数，使得在任何大系统的设计早期就能检验设 时可对设计进行仿真模拟。丞能力和程序结构决定了他

31、具有支持大规模设计的分解 。符合市场需求的大规模系统高效、高速的完成必须有 工作才能实现。一个确定的设计，可以利用eda工具进行逻辑综合和 描述设计转变成门级网表。邕有相对独立性，设计者可以不懂硬件的结构，也不必 器件是什么，而进行独立的设计。港硬件描述语言，在对硬件电路进行描述的过程中应该遵 以下几步：阁2.3 vhdl开发流程阁 在进行硬件电路系统设计之前，首先作出总体设计方案；然后给出相应的硬 件电路系统设计指标；最后将总体方案中的各个部分电路设计任务及设计要求给 相应的设计部门。 具体电路功能。接受相应的电路设计任务后，首先要对电路的设计任务和设 计要求进行具体分析，确定设计电路所要实

32、现的具体功能。 划分模块、编写程序。利用vhdl设计硬件电路通常采用自顶向t的设计方 法。这种设计方法的总体思路是：首先确定顶层模块并进行顶层模块的设计； 然后将顶层模块中的逻辑功能划分为不同的功能模块，再进行功能模块的详细设 计。 vhdl程序模拟。在设计过程中，往往先采用模拟器（或称为仿真器）对vhdl 程序进行模拟（或称为仿真）。这样做的目的是可以在设计的早期发现电路设计上 的缺陷和错误，从而节省电路设计的时间，缩短开发周期。 综合、优化和布局布线。综合是将电路设计的vhdl描述转换成底层电路表 示；优化是将电路设计的时延缩到最小和有效利用资源；布局布线是将通过综合 和优化所得到的逻辑，

33、安防到一个逻辑器件之中的过程。 布局布线后的程序模拟。与vhdl程序模拟不同，只是对设计的逻辑功能进 行模拟， 生成器件编程文件。生成器件编程文件的作用是将vhdl描述经过模拟、 综合、优化和布局布线的结果，经过一定的映射转换成一个器件编程所用的数据 文件格式。 进行器件编程8。3数字频率计的设计方案待测信兮xclk阁3.1数字频率计原理基木框阁频率计的棊本原理是用一个频率稳定度高的频率源作为棊准时钟，对比测量其他 信号的频率。所谓频率，就是周期性信号的在单位时间(is)内变化的次数，闸门 时间可以根据需要取值，大于或小于1 s都可以。闸门时间越长，得到的频率值 就越准确，但闸门时间越长，则每

34、测一次频率的间隔就越长。闸门时间越短， 测得的频率值刷新就越快，但测得的频率精度就受影响。若在一定时间间隔t 内测得这个周期性信号的重复变化次数为n,则其频率可表示为9: f = n/t(3.1)为了准确地测出频率的多少，人们研宂出了很多测频率的方法。根据频率工作原 理可将频率测量方法分成以下几类： 利用电路的某种频率相应特性来测量频率。谐振测频法和电桥测频法是这类 测量方法的典型代表：前者常用于低频段的测量，后考主要用于高频或考微波频 段的测量。谐振法优点是体积小、重量轻、不要求电源等，fi前仍获得广泛应用。 利用标准频率与被测频率进行比较来测量频率。采用比较法测量频率，其准 确度取决于标准

35、频率的准确度。拍频法、示波器法以及差频法等均属此方法。 拍频法和示波器法主要用于低频段的测量，差频法则用于高频段的频率测量， 它的显著优点是测试灵敏度高。以上两种方法适合于模拟电路中实现，但是模拟电路没有数字电路稳定，因此数 字电路出现后，马上就出现了数字频率计。r前广泛使用的计数测频法则适合于 数字电路实现。该方法是根据频率的定义，记下单位时间内周期信号的重复次数， 因此又称为电子计数器测频法。常用数字频率测量方法有m法，t法和m/t法。 m法是在给定的闸门时间|a),测量被测信号的脉冲个数再进行换算得出被测信 号的频率，其测量精度取决于闸门时间得准确度和被测信号频率。当被测信号频 率较低时

36、将产生较大误差，除非闸门时间取得很大。t法是通过测量被测信号的 周期，然后换算得出被测信号的频率。其测量精度取决于被测信号的周期和计时 精度，测信号频率较高时，对计时精度的要求就很高110。3.2数字频率计设计方案数字频率计的份+右宏泪名，a前示萆右以下几种。方案一：待测信号计数器4led显示被大，xclk电路整体框架j . “ " i /j <o 被么 yi 口 j "乂大， 止/ix ui>u *i'j 其转换成同频率的脉冲信号，送入计数器进行计数，闸门4一个输入信号是标准脉冲信号，其时间 是相当精确f标准时钟cik污电嗜闸门控制器i极led数码管。

37、图3.2方案一框图方案二：采用单片机程序处理输入信号并且将结果直接送往led显示，为了提高系统的 稳定性，输入信号前进行放大整形，在通过a/d转换器输入单片机系统，采用 这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰， 采用vhdl编程设计实现的数字频率计，除被测信号的整形部分、键输入部分 和数码显示部分以外，其余全部在一片fpga芯片上实现，整个系统非常精简， 而且具有灵活的现场可更改性。但采用这种方案相对设计复杂度将会大大提高并 且采用单片机系统成本也会大大提高。led数显电路i单片机ia/d转换器放人整形电路xclkrvxcl待测信号xclk7用数宇篼复位控制=4 电

38、路rst控制电路图3.4方案三框图 综上所述：方案-具有设计i四位十进制计数器测频控制信 号发生器>slcd显示译码驱动电路 十进制数 方案在技术上是可行的，可以简 采用专用模块来完成比较困难，功能实用且成本低廉等特点， 其稳定性较好某本能满#设计要求。方案二采用单片机处理能较高要求，但成本 11rstelken:计模块固然设计简单且稳定但系统可 十方案。在设计中，采用直接测频法对 测信号对计数器的使能端进行双重控待测 jimrnxclk阁3.5测频法控制信号阁本次设计实现的功能：4位数字频率计是用4个十进制数字显示的数字式频率计，其频率测量范围为1 9999hz，具体功能如下: 当输入

39、的频率值大于9999hz时，超出测量范围，频率计不能正常显示频率 值。 当输入的频率值小于1hz时，频率计显示值为“0000”，不能显示其频率。 在输入频率为19999hz时，能正常显示频率值，且最小精度为1hz，待测 频率的显示时间为1秒，显示1秒后清零，等待下一次输入并显示其值。阁3.6测频法频率计设计框阁频率计是由输入输入待测信号xclk、复位控制开关rst、测频控制信号发生器、 四位十进制计数器、译码驱动电路、led显示器组成。数字频率计的结构框图如图3.6,被测信号为xclk,输入计数器；标准信号发生 器提供标准时钟信号elk,输入测频控制信号发生器，由测评控制信号发生器产 生闸门信

40、号，其高电平持续的时间= k，当言号来到时，闸门开通，被测脉 冲信号通过闸门，计数器开始计数，直到言号结束时闸门关闭，停止计数。 若在闸门时间k内计数器计得的脉冲个数为tv，则被测信号频率= 并 在停止计数的is时间内（即使能信号m = 0期间内），把被测频率n在lcd上显 示出来，显示is后，lcd清零12。数字频率计各部分介绍如下： 数字频率计广泛的用来测量交流电信号的频率、周期、频率比、时间间隔、 累积计数等。它由输入待测频率、计数显示、测频控制信号发生器、译码驱动电 路等四部分组成。 计数器：累计输入待测信号的脉冲个数，并将结果测得的二进制数送入译码 驱动电路。 测频信号控制发生器：对

41、基准时钟信号elk产生的标准频率经过分频（降低频 率）和倍频（提高频率），产生一系列的闸门时间和时标信号。 译码驱动电路：将测得的个、十、百、千四位的二进制数编译为十进制数， 在lcd上显示。在这个总的电路设计中包含有几个不同功能的分电路，每个电路在本设计中都有 着自己特有的功能，也只有这几个分电路组合在一起才使得整个的电路实现其所 要达到的功能ll3j。4数字频率计的设计4.1数字频率计实现方法本次设计运用vhdl在fpga器件上实现数字频率计测频系统，运用测频法原 理实现频率计，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、 方波和三角波等信号的频率，而且能够对其他多种物理量进行

42、测量。根据测频法原理设计频率计，测量一秒或者x秒内待测信号的周期个数，然后经 过分频或者倍频法，计数出一秒内待测信号的个数t，t即为待测信号的频率值。 由此定义，我们可以将频率的测量分为四个主要步骤。时基产生与测频控制进程模块，产生一个标准的时钟信号，作为闸门信号，闸门信号主要是对计数器的 工作状态进行控制，在闸门信号有效的时间内开启计数器，对输入的波形进行计 数，就是对1秒或者x秒内被测信号的周期进行累计。为了计算方便，通过倍频 或荞分频后使得闸门有效时间为1秒。计数进程模块，在闸门信号有效时间范 围内，既使能信号en=l,高电平期间内，对输入的信号周期个数进行计数。主 要是通过计数器的开启

43、，对被测信号在单位时间内的重复次数进行测量，如果时 间不是单位时间，则通过分频或者倍频将时间换算为单位时间，则单位时间内待 测信号的个数即为待测频率值。闸门信号(测频控制信号en)控制对计数器的开启 和关闭，被测信号在闸门信号开启(既en=l)期间内，对计数器的计数功能进行触 发，并计数；晶体管显示测试模块；译码显示模块，将计数器测得的频率值 (二进制数)，通过七段译码器，译成十进制数并在led上显示出来。根据数字频率计的实现原理和流程，将本次设计实现的模块进一步地进行细化。 在整个软件实现的过程中，采用了 4个相关的模块：标准时钟发生器：产生标 依靠脉冲发生器产 将时间换算成单位 -个周期结

44、束后产生 的is的闸门信号为 司门信号回到无效电 内)显示出测得的数 各：将二进制表示的 十进制结果ll0j。图4.1测频法数字频率计测频原理rst -4elk en-4 xclk 11s4.2基本电路设计该论文采用模块化的设计思想和多进程描述方法来设计数字频率计，其具体的 设计方法如下。4.2.1整体程序结构本程序包括库(library ieee)、实体(entity)、结构体(architecture),并打开ieee 库中的的程序包 std_logic_1164.all、std_logic_arith.all、 std_logic_unsigned.all。其中实体定义了电路模块的接口，

45、输入基准时 钟信号(elk)、待测信号频率(xclk)、复位信号(rst);输出接口定义了 led显示灯、 输出频率ge，shi,bai，qian、和计数允许信号ceen；结构体中对计数信号counto、 countu count2、count3以及进位信号co、cl、c2进行了声明，结构体包括时基产生与测频控制进程模块、计数进程模块、译码进程模块、led显示模块构 成。library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity freq

46、 is port (elk, xclk: in std_logic;rst:in std_logic;iedl，led2，led3，led4 : out std一logic一vector(6 downto 0); ceen :out stdjlogic;ge,shi，bai，qian :out std_logic_vector(3 downto 0)end freq;architecture behav of freq issignalsignalsignalsignalsignalsignalsignalcounto count 1 count2 count3std_l0gic_vect0r

47、(3 downto o):oooo" std_logic_vector(3 downto 0):="0000" std_logic_vector(3 downto 0):="0000" std_l0gic_vect0r(3 downto 0):="0000"num : std_logic_vector(3 downto 0):=n0000n; clr，en，co，cl,c2 : stdjlogic;no 1 ,no2,no3,no4:std_logic_vector(3 downto 0);beginend behav;4.

48、2.2时基产生与测频时序控制电路时棊产生与测频时序控制模块产生测量频率的控制时序，是设计频率计的关键。 测频测量的基本原理是计算每秒钟内待测信号的脉冲个数。这里时钟信号周期 elk取为0.125s,八分频后就是一个脉宽为is的使能信号en,用来作为计数闸门信号，进行对待测信号的同步控制，当en为高电平(en=l)时开始计数；在en的 下降沿时，停止计数并通过译码后在lcd上显示。p2:process (countdiv,en)beginif rst=t then en<=v;elseif countdiv? 1111” then clrd;elseclr<=v;end if;if

49、countdiv<="01ir then en<='l，；elseen<='0；end if;end if; ceen<=en;end process p2;4.2.3计数电路模块具体实现计数功能，实现千、百、十、个四位数上的具体计数。计数模块在复位信号rst复位后即rst=o时，清零信号清零后，并且计数允许信 号en=l高电平期间，待测信号xclk上升沿到来时开始计数，首先对个位coimto 进行判断，当个位数counto满九时待测信号(xclk)下一个上升沿到来时，counto 清零，并触发co不降沿到來，并由co的下降沿触发十位数coun

50、t 1进位计数， 若counto没有满九，则counto进行累加；同理当十位数count 1满9,下一个co 到来时，触发cl的下降沿到来，并由cl的下降沿触发百位数进位计数，当百位 数count2计数满9时，下一个cl的下降沿到來时，触发c2下降沿到來，并由 c2下降沿触发千位数count3进位计数。当超过计数范围“ 1 hz9999hz”时， 计数失败。p3:process (xclk，clr，en)-个位计数器beginif clr=t or rst=fl' thencounto<=nooooh;elsif (rising_edge(xclk)and (en=t) then

51、 if count0="1001" thencount0<="0000;c0<=0；elsecounto<=counto+, 1 ;co<=t;end if;end if; ge<=counto;end process p3;p4:process (co,clr，en，rst)-十位计数器 beginif clr=r or rst=r then count l<=n0000n;elsif (falling一edge(co)and (en=t) then if countl=l00ln thencountl<=”0000&q

52、uot;cl<=0.;elsecount 1 <=count 1 +t;c 1 <=t;end if;end if; shi<=countl;end process p4;p5:process (cl，clr,en)-百位计数器beginif clr=r or rst=t then count2<=n0000h;elsif (falling_edge(cl)and (en=t) then if count2=n1001n thencount2<=n0000n;c2<=,0,;elsecount2<=count2+r 1 ;c2<=t;end

53、 if;end if;bai<=count2;end process p5;p6:process (c2,clr，en)-千位计数器 beginif clr=r or rst=t then count3<=n0000h;计数过程波形仿真。设计输入后，在quartusii对工程进行编译，然后利用 quartusii波形编辑器创建矢量波形图(.vwf),并在矢量波形图中加入输入输出节mattel time 8di.opsjllpoinu*237.98 tmsiraeival237.£0mtslotendiyelkxclkrst(±1 e q shi q bai 田田

54、 l«dl q lcd2 0 le<j3 田mjmnrjnjunrjumjumjumjumjumjuwuvvuvinjuinjuinruummmknnrirnrirnnnnnnnnrxt3f3f6d3f3pnwe阁4.3计数过程波形仿真elkxclkrslq <(3 shi b(li h qi mc«<n田 ledt rn i - j*>moaler tme barops<卜| ponlcf1.95 5intefvd1 85 sstort:end:p21.02.93.96.97.08.910.0!*jelkxclkrst (±1 c&

55、#171;(±1 shi bn ± qi tnceen 田 1*41 田ua? 田i«a 田umjuvumnnjmnnjoruuumnjmnnnrmtnruumjmjmnrmwutjmnjmnnnjtorjmwuuumjmnrjuwuuumjmjijopi3p:3p3p叹3kx05频率计功能验证仿真。从这个图也可以看出门限信号为is,其屮，led4用于ops十 | por»tf15212m»15212 surtend:)ps1.0 s2.0 s9f3.0 s豐4.0 s95.0 s60st970s980s290s费10.0 s m於tec tm

56、e bar皿nnnwumnkrwinmuumnnjmnnnmumnnrumjuurmnjumnnmmnnnrumjultmjuumnjmmwmjuunnjmj3fsjc图4.5频率为1000hz的仿真波形4.4本章小结本章首先具体说明了数字频率计设计中各个模块的实现功能，从理论上分析了各 个模块需要完成的功能及实现所需要的方法；通过理论分析，再完成各个模块的 具体程序设计功能；并通过修改和编译完成丫程序设计部分，再通过仿真分析， 验证频率计实现的功能。总结数字频率计（dfm）是电子测量与仪表技术最基础的电子仪表类别之一，是计算机、 通讯设备、音频视频等科研生产领域不可缺少的测量仪器。eda（电子设计自动 化）是现代电子设计的趋势，vhdl语言则是eda设计屮最流利的高级语言之一, 其设计简单，语言通俗易懂，从而大大缩短了产品的开发时间，数字频率计的设计方法很多，该设计采用测频法的思想，利用fpg