计算机组成原理所有测验题及答案

1、测验1一. （10分） 求X补、 X/2补、 X/4补、 2X补=？ X= -43/64 解：X=（ -43/64）10=（ -0.101011）2 X补= 1.010101 X/2补= 1.101010 或 X/2补= 1.101011 X/4补= 1.110101 2X补= 溢出 二. （12分） 定点数的表示范围。 32位整数原码。 25位小数原码。 28位整数补码。 27位小数补码。解：N+1位的机器数32位整数原码的表示范围：+(2311） -(2311）25位小数原码的表示范围： +(12-24） -(12-24）28位整数补码的表示范围： +(2271） -22727位小数补码的

2、表示范围： +(12-26） -1.0三（16分） 定点补码加减法。求X+Y， XY X= -0.5625，Y= +39/64解：X=（-0.5625）10=（-0.1001）2Y=（+39/64）10=（+0.100111）2 采用7位机器数（N=6）X补= 1.011100 Y补= 0.100111X+Y补=X补+Y补= 11.011100+ 00.100111=00.000011取双符号位运算 11.011100+ 00.100111 00.000011X+Y= +0.000011-Y补= 1.011001XY补=X补+-Y补= 11.011100+11.011001= 溢出 11.01

3、1100+ 11.011001 10.110101四. （8分）浮点数表示范围。尾数12位原码，阶码8位补码。写出该浮点数能表示的：最大正数，绝对值最大负数，最小正数，绝对值最小负数。解：最大正数绝对值最大负数最小正数绝对值最小负数规格化非规格化五 （16分）移码加减法。求X+Y， XY X= -69，Y= +57，解：X=（-69）10=（-1000101）2Y=（ +57）10=（+111001）2X补 = 10111011 X移 = 00111011 （N=7）Y补 = 00111001 Y移 = 10111001X+Y移 = X移+Y补 = 00111011+00111001= 000

4、111011+000111001= 001110100X+Y补 =11110100X+Y= （-1100）2=（-12）10-Y补 = 11000111X-Y移 = X移+-Y补= 00111011+11000111= 000111011+111000111= 000000010X-Y补 =10000010X-Y= （-1111110）2=（-126）10七、 （共7分） 判断题（请在正确的句子前写T，错误的句子前写F）（T ）1零的原码表示形式不是唯一的。（ F）2两个符号相同的浮点数相加后必须进行一次右规。（T ）3计算机的ALU是用加法和部分积右移操作实现乘法运算的。（ F）4带符号机器

5、数的符号位都用0表示正数，1表示负数。（ T）5补码加减法运算，符号位产生的进位是模。（ T）6若补码加法运算结果的双符号位为01，表示发生正溢出。（ F ）7“右规”是将尾数右移一位，并将阶码的值减1。八、（共8分） 填空题1原码加法运算，符号位与数值部分 分开计算 。若两数的符号不同，做 绝对值大的加数减绝对值小的加数 ，和的符号 取决于绝对值大的加数的符号 ，若两数的符号相同，做 两数的绝对值相加 。 2算术移位应保持数据的 符号 不变，只改变数据的 值 。数据左移一位将使数值 增大一倍 ；数据右移一位相当于 除以2 。测验2一、 （共60分）判断题（请在正确的句子前写T，错误的句子前写

6、F）（ F ）1容量4096×8的SRAM芯片的有13条地址线。（ T ）2RAM是易失性存储器，EPROM是非易失性存储器。（ T ）3海明码的校验位P3在海明码的H4位置。（ F ）4SRAM不需要刷新，所以比DRAM快。（ T ）5CD-ROM的光道是一条螺旋线，磁光盘的光道是一些同心圆。（ T ）6磁带存储器是顺序存取方式，主存储器是随机存取方式。（ T ）7磁带常用的磁记录方式有：调相制PM和GCR成组编码。（ T ）8磁盘存储器的最小可寻址单位是扇区。（ T ）9CD-ROM盘记录信息的原理是形变。（ T ）10码距小于3的任何校验码没有纠正错误的能力。（ F ）11能发

7、现并纠正1位错的海明码的码距是4。（ F ）12微型计算机的总线由地址总线、数据总线和控制总线组成，所以是三总线结构。二、（共40分） 填空题1存储体系（存储层次）是从 系统结构 上，通过 软硬结合 ，把不同 速度 的存储器统一成一个整体。其原理是 程序访问局部化 。 2解决主存容量不足的方法是：用存储层次的方法把高速度小容量的主存 和 低速度大容量的辅存 统一成 一个整体 ，使用户可以按比主存大的多的存储空间 编制程序。3CPU有24条地址线，其存储空间为 16 M。若每个存储单元为16bit，其内存的最大容量为 32MB 。4评价存储器性能的主要依据是 容量 ， 速度 ， 价格 。5磁盘沿

8、盘半径方向单位长度的磁道数称为 道密度 ，磁道单位长度上记录的二进制代码的位数称为 位密度。磁盘地址由 磁头号 ， 磁道号 和 扇区号 组成。6辅存用于存放 当前不需要立即使用的信息 ，辅存的特点是 容量大 ，成本低 和 非易失性 。测验3一、（20分）某计算机的指令字长为16位，用指令操作码扩展技术设计指令系统，要求有零地址指令16条，一地址指令31条，两地址指令14条及三地址指令15条。每个地址码字段为4位。解：要求三地址指令有15条，15<24，基本操作码字段的长度为4位。指令格式为： 15 12 11 8 7 4 3 0 包括1个基本操作码字段和3个地址码字段，各字段均为4位。4

9、位基本操作码，共有16个码位。其中00001110作为15条三地址指令的操作码，1111用于把操作码扩展到A1。14条二地址指令操作码由1111000011111101给出，留下2个码号11111111和11111110用于把操作码扩展到A2。31条一地址指令的操作码,由111111110000111111111110和111111100000111111101111给出，留下一个码号111111111111用于把操作码扩展到A3。16条零地址指令的操作码由11111111111100001111111111111111给出。二（共30分）CPU结构如教材380页图93，（10分） 写出指令A

10、ND AC，X 在指令分析和执行阶段发出的控制信号。 X是某一存储单元的地址。解：该指令的操作表达式为： （AC）AND（X）AC指令分析阶段发出的控制信号： C4，C5，C1，C2，执行阶段发出的控制信号：C6，C7，AND，C8 （20分） 设CU采用微程序控制，控制存储器容量为2K×50bit，影响微程序转移的条件有5个。问微指令的各个字段分别为几位？若采用字段直接编码法，每个小字段3位，最多可以有多少个微命令？微指令字长=50 bit根据控存有2K字， 微指令的顺序控制字段=11 bit5个转移条件，若采用直接控制，需要5位，若采用编码法，需要3位。微指令的操作控制字段=50

11、113= 36 bit每个小字段3位，分成12个小字段。如果每个小字段都表示7个微命令，则最多可以有12×7 = 84个微命令或者：微指令的操作控制字段=50115= 34 bit分成11个3位的小字段和1个1位的小字段。最多可以有11×7+1=78个微命令三（共30分）CPU结构如教材381页图94，（10分） 写出指令MOV R4, R2 在指令分析和执行阶段发出的控制信号。 表示间接寻址。解：该指令的操作表达式为： （R2）（R4）指令分析和执行阶段发出的控制信号：R2OUT，MDRIN，R4OUT，MARIN，Write，（20分） 设CU采用微程序控制，有92个微

12、命令，直接控制法。该计算机的指令系统如第1题。如果每个零地址指令需要2条微指令解释，一地址指令需要3条微指令解释，两地址指令需要5条微指令解释，三地址指令需要8条微指令解释，问最多可能有多少条微指令？分析控制存储器的容量。微指令最多可能有 = 16×2+31×3+14×5+15×8 = 32+93+70+120 =315条控制存储器的字数为512 微指令的顺序控制字段= 9 bit微指令的操作控制字段为92 bit 微指令字长=9+92 = 101 bit控制存储器的容量=512×101 bit四、 （共20分）填空题1程序是指令的有序集合。程

13、序一般是顺序执行的，指令地址也是顺序安排的。CPU是根据 程序计数器PC 中的指令地址去取指令的。2采用固定长度操作码有利于简化硬件设计，减少指令译码时间。固定长度操作码是指操作码的长度固定，且集中放在指令字的一个字段内。3采用可变长度操作码将增加指令译码和分析的难度，使控制器的设计复杂化。4控制器的同步控制方式又分为中央控制和局部控制。5微指令分成水平型和垂直型2类，水平型微指令可以同时执行多个微操作，执行速度比垂直型微指令快。6微程序控制的基本思想是把机器指令的每一个操作控制步编成一条微指令，每条机器指令对应一段微程序。执行机器指令时从控制存储器中顺序取出微指令，就可按所要求的顺序产生相应

14、的操作控制信号。 测验41. （11分）What is the difference between isolated I/O and memory-mapped I/O? What are the advantages and disadvantages of each other?解： 内存与I/O统一编址（memory-mapped I/O）是将主存储器与I/O设备放在同一个地址空间，CPU用和访问主存相同的方法访问I/O设备。没有专门的输入输出指令，用对存储器的数据传送指令进行输入输出。所有能够对存储器进行运算操作的指令都可以用于对端口进行运算操作。缺点是访问I/O设备的指令地址码太长

15、。 内存与I/O分开独立编址（isolated I/O）是将主存储器与I/O设备放在2个独立的地址空间。必须有专门的控制信号来区分出现在地址总线上的地址是访存还是访问I/O，有专门的输入输出指令。I/O指令的指令地址码短，但不能对端口进行运算操作。2. （30分）a. How many 128×8 RAM chips are needed to provide a memory capacity of 2048 bytes?b. How many lines of the address bus must be used to access 2048 bytes memory? Ho

16、w many of these lines will be common to all chips?c. How many lines must be decoded for chip select? Specify the size of the decoders.解：A. 需要16片128×8 RAM 芯片B. 访问2048字的存储器要用11条地址线C. 128字的存储器芯片需要7位地址，产生片选信号要对117=4条地址线进行译码，应该用4-16译码器3. （25分）A computer employs RAM chips of 2048×4 and ROM chips

17、 of 2048×8. The computer system needs 2k bytes of RAM, 4 k bytes of ROM, and four interface units, each with four registers. A memory-mapped I/O configuration is used. The two highest-order bits of the address bus are assigned 00 for ROM, 01 for RAM, and 10 for interface registers.a. How many R

18、AM and ROM chips are needed?b. Draw a memory- address map for the system.c. Give the address range in hexadecimal for RAM, ROM, and interface.解：A. 虽然题目没有明确存储器字长，但是考虑到ROM芯片是8位的，因此，该存储器系统的字长不可能是4位的，应该是8位的。下面的分析假设该存储器是按字节编址的。 根据题意(The computer system needs 2k bytes of RAM, 4 k bytes of ROM)，构成2k bytes的

19、RAM存储器需要用2048×4 的RAM芯片2片，构成4 k bytes的ROM存储器需要用2048×8的ROM芯片2片。B. 根据题意(The two highest-order bits of the address bus are assigned 01 for RAM, 00 for ROM, and 10 for interface registers)，地址译码器的每个输出对应1个4k的地址空间。 A13 A12 A11 A10 A3 A2 A1 A0 CPU D0 D3 D4 D7 2-4 译 码B 器AA0 A10 2k×8 ROMD0 D7 A0 A10 2k×4 RAMI/O0I/O3 A0 A10 2k×4 RAMI/O0I/O3 A0 A10 2k×8 ROMD0 D7 11 2-4 译 码B 器A接口 0A1 A0接口 1A1 A0接口 2A1 A0接口 3A1 A0c. Give the address range in hexadecimal for RAM, ROM, and int