第3章 存储器系统new

1、李梅3.1 存储系统概述3.2 存储设备组织3.3 存储器时序3.4 存储器接口3.1.1 半导体存储器3.1.2 存储器的性能指标3.1.3 常用的几种存储器作用 存放程序与数据嵌入式系统存储器的特殊要求 集成度高、体积小、功耗低发展趋势 片上集成 Why？性能、可靠性、成本片内存储器 VS 片外存储器 片内：速度快、容量小 片外：容量大、速度慢性能指标 只读性 挥发性 存储容量 速度 功耗 可靠性3.1.2 3.1.2 存储器的性能指标（续）存储器的性能指标（续）n只读存储器Mask ROM固定掩模型ROMOTP一次可改写ROMPROM可多次改写的ROM主要用于存放固化信息受到Flash、

2、EEPROM技术的挑战3.1.2 3.1.2 存储器的性能指标（续）存储器的性能指标（续）n速度存取时间/访问时间从启动一次存储器操作到完成该操作所用时间存储周期/访问周期连续两次启动同一存储器进行存取操作所需的最小时间间隔访问时间主要受限于工艺 双极型工艺（快、功耗大、贵） CMOS工艺（慢、功耗低）SRAM（静态随机存储器） 存储密度小 6管结构，占用较大芯片面积 价格较高 功耗较高 容量较小 存取速度快 接口时序简单DRAM（动态随机存储器） 存储密度大 单管结构 单位存储成本较低 功耗较低 容量较大 接口时序复杂 需要刷新电路EEPROM 非挥发 存储密度小 单位存储成本较高 容量小

3、写入有限制，页写要等待 接口时序简单，一般采用串行接口 小量参数存储Flash（闪存存储器） 非挥发 存储密度大 单位存储成本较低 容量大 接口时序复杂擦除和写入 NOR Flash & NAND Flash并行接口存储器 引脚数目多三大总线 地址、控制总线 数据总线（8/16/32位） 存储容量大 适用于大容量存储场合 存取速度快 引脚多，接口复杂串行接口存储器 引脚数目极少 存储容量较小 适用于较小存储容量场合 存取速度较慢 使用串行接口通信，接口标准化2004年亚洲存储器选用情况年亚洲存储器选用情况3.2 3.2 存储设备组织存储设备组织n3.2.1 3.2.1 存储器的结构存储

4、器的结构n3.2.2 3.2.2 嵌入式系统存储器子系统嵌入式系统存储器子系统n3.2.3 S3C44B0 x3.2.3 S3C44B0 x的存储分配的存储分配3.2.1 3.2.1 存储器的结构存储器的结构n存储矩阵存储矩阵MM（Memory Matrix）由由bit排列而成排列而成n寻址系统（寻址系统（Addressing System）存储地址寄存器、地址译码器、地址驱动器存储地址寄存器、地址译码器、地址驱动器n读写系统（读写系统（Read/Write System）存储缓冲寄存器、读写线路存储缓冲寄存器、读写线路n时序控制线路（时序控制线路（Sequential Control Cir

5、cuit）控制器、门电路、延迟线控制器、门电路、延迟线3.2.1 3.2.1 存储器的结构（续）存储器的结构（续）3.2.1 3.2.1 存储器的结构（续）存储器的结构（续）n容量和字宽容量和字宽64K X 32总容量决定于总容量决定于容量和字宽容量和字宽选择正确字宽的存储器与嵌入式系统相连接选择正确字宽的存储器与嵌入式系统相连接n存储器的扩容存储器的扩容扩展扩展地址地址 对地址高位进行译码，形成对地址高位进行译码，形成片选片选 由于负载增加总线速度变慢由于负载增加总线速度变慢加入总线缓冲器加入总线缓冲器扩展扩展字宽字宽 同型芯片拼接，形成较大的字宽同型芯片拼接，形成较大的字宽 同样有速度问题

6、同样有速度问题3.2.1 3.2.1 存储器的结构（续）存储器的结构（续）地址译码扩展地址译码扩展3.2.1 3.2.1 存储器的结构（续）存储器的结构（续）3.2.2 3.2.2 嵌入式系统存储器子系统嵌入式系统存储器子系统n与通用计算机并无本质区别，但有自身特点与通用计算机并无本质区别，但有自身特点存储密度存储密度要求要求功耗功耗要求要求片内集成存储器片内集成存储器彻底抛弃片外存储器彻底抛弃片外存储器一般焊接在板子上，较少采用内存条一般焊接在板子上，较少采用内存条4.2.2 4.2.2 嵌入式系统存储器子系统（续）嵌入式系统存储器子系统（续）n存储空间分配存储空间分配嵌入式系统一般具有多种

7、类型存储器嵌入式系统一般具有多种类型存储器支持多种存储器扩展支持多种存储器扩展接口灵活、可配置接口灵活、可配置3.2.3 S3C44B0 x3.2.3 S3C44B0 x的存储分配的存储分配n一共有一共有8个个BankBank0Bank5可接可接ROM（Flash）、）、SRAM存储器存储器Bank6Bank7可接可接FPM/EDO/SDRAM存储器存储器n支持两种端格式的存储器支持两种端格式的存储器Big/Little ENDIANn如何支持多种存储器字宽的如何支持多种存储器字宽的引导引导ROM？OM引脚，外部连接决定引导引脚，外部连接决定引导ROM的字宽的字宽OM1：0：00：8位；位；0

8、1：16位；位；10：32位；位；11:TESTn如何支持多种存储器字宽的如何支持多种存储器字宽的其他存储器其他存储器？在引导在引导ROM里对其他存储器进行配置里对其他存储器进行配置S3C44B0微控制器微控制器片内集成片内集成存储控制器存储控制器S3C44B0存储空间存储空间分配分配3.3 3.3 存储器时序存储器时序n4.3.1 4.3.1 数字信号的三种状态数字信号的三种状态n4.3.2 4.3.2 时序转换时序转换n4.3.3 4.3.3 建立建立/ /保持时间保持时间n4.3.4 4.3.4 存储器时序存储器时序3.3.1 3.3.1 数字信号的三种状态数字信号的三种状态n高电平（逻

9、辑高电平（逻辑11理论理论5/3.3V5/3.3V）n低电平（逻辑低电平（逻辑00理论理论0V0V）n高阻态（三态高阻态（三态断开断开）3.3.2 3.3.2 时序转换时序转换时时序序转转换换状状态态转转换换3.3.2 3.3.2 时序转换（续）时序转换（续）时时序序转转换换状状态态转转换换3.3.2 3.3.2 时序转换（续）时序转换（续）时时序序转转换换状状态态转转换换3.3.3 3.3.3 建立建立/ /保持时间保持时间时时钟钟信信号号4.3.3 4.3.3 建立建立/ /保持时间（续）保持时间（续）锁锁存存器器与与触触发发器器触发器没有别的控制信号，触发器没有别的控制信号，在每一个时钟

10、的在每一个时钟的正边沿对正边沿对q信号进行采集并延迟后输出为信号进行采集并延迟后输出为q。3.3.3 3.3.3 建立建立/ /保持时间（续）保持时间（续）n建立时间建立时间在时钟信号在时钟信号边沿边沿到来之前，数据信号必须到来之前，数据信号必须提前提前一段时一段时间间保持稳定有效保持稳定有效n保持时间保持时间在时钟信号在时钟信号边沿边沿到来之后，数据信号必须在到来之后，数据信号必须在随后随后的一的一段时间内段时间内保持稳定有效保持稳定有效n所有数据信号在时钟信号所有数据信号在时钟信号边沿边沿（触发器采集触发器采集）前）前后一段时间内必须满足建立后一段时间内必须满足建立/保持时间的要求保持时间

11、的要求性能和鲁棒性的折中性能和鲁棒性的折中3.3.3 3.3.3 建立建立/ /保持时间（续）保持时间（续）3.3.4 3.3.4 存储器时序（存储器时序（timingtiming）n时序图时序图设备之间设备之间输入输出信号的表示方法输入输出信号的表示方法体现了设备之间体现了设备之间输入输出信号的关系输入输出信号的关系n实质实质表明什么时候一个信号需要表明什么时候一个信号需要确认确认，什么时候从设备得，什么时候从设备得到一个期望的到一个期望的响应响应n要求要求时序信号必须时序信号必须兼容兼容，否则需要添加额外的电路，否则需要添加额外的电路3.3.4 3.3.4 存储器时序（续）存储器时序（续）

12、某某存存储储器器时时序序图图示示例例3.3.4 3.3.4 存储器时序（续）存储器时序（续）访访存存时时序序配配合合存控存控发出的信号要满足发出的信号要满足存储器存储器的时序要求的时序要求存储器存储器返回的信号要满足返回的信号要满足存控存控的时序要求的时序要求0040,651suhnstntns tnss1、满足、满足存储器存储器的时序要求，则时钟周期的时序要求，则时钟周期T00110607070565TtttnsTns例：单周期访问，计算时钟频率，主设备要求建立时间大于40ns，保持时间大于6ns。0210304080suTtttns2、满足、满足处理器处理器（存控）的建立时间，则时钟周期（

13、存控）的建立时间，则时钟周期Tmax65,8080Tns3、所以最小时钟周期、所以最小时钟周期T为为0355106htttnsns4、满足、满足处理器处理器（存控）的保持时间（存控）的保持时间操作时序存储系统设计的一个重点 处理器发出的读写信号时序必须和外接的存储器严格配合（匹配操作时序） 地址、数据以及各个控制信号必须要满足存储芯片手册规定的时序要求（信号宽度或者建立/保持时间）10410AADOEACEtnstnstns24040OHAHZOEHZCEtnsnstnsnstns10RCtns01216RADsuRDShRDHttnsttnsttns110,4,12000,10OHAHZAA

14、DOEOEHZCEARCCEtnstnsttnsttnstntnnsss存储器时序参数存储器时序参数存控时序参数存控时序参数s3o2cmax10min0,0,AADOEAacsachochOHAHZOECEHZCETTTTclktttttttnstns0212 10 1232accsuaccTtttTclk 03120126ahhRDHtttnsttns2 2 满足满足存控存控的建立时间（时钟周期的建立时间（时钟周期=20ns=20ns）3 3 满足满足存控存控的保持时间（时钟周期的保持时间（时钟周期=20ns=20ns）1 1 满足满足存储器存储器的时序要求（时钟周期的时序要求（时钟周期=2

15、0ns=20ns）0112 10222accaccTttTclkmax2,22accTclkclkclk4 4 所以最小所以最小T Taccacc为为3.4.1 SRAM3.4.1 SRAM接口接口n1 1、概述、概述n2 2、SRAMSRAM的操作时序的操作时序1 1、概述、概述n特点特点速度速度快快、存储密度较、存储密度较小小、成本成本高高、易失易失性存储器性存储器SRAMSRAM的接口和使用的接口和使用简单简单n总线总线数据总线数据总线8/16/328/16/32位位地址总线地址总线1k1M1k1M级级控制总线控制总线大多是低电大多是低电平有效平有效Adr_iData_ioOE#WE#C

16、S#SRAM2 2、SRAMSRAM的操作时序的操作时序n读操作读操作首先将首先将地址送到地址线地址送到地址线上，保持不变上，保持不变然后置然后置片选片选CS#CS#和读使能和读使能OE#OE#有效有效，此时开始读操作，此时开始读操作经过一定的延迟，指定地址的经过一定的延迟，指定地址的数据将出现数据将出现在存储芯片在存储芯片的数据总线上，主机（的数据总线上，主机（存控存控）可以读取该数据）可以读取该数据在整个读周期里，写使能在整个读周期里，写使能WE#WE#保持为保持为1 1（无效）（无效）对于读操作，需要注意的是对于读操作，需要注意的是地址和控制信号必须满足地址和控制信号必须满足存储器存储器

17、的时序要求（信号宽度或者建立的时序要求（信号宽度或者建立/ /保持时间）保持时间），读出的数据要满足读出的数据要满足存控存控的建立的建立/ /保持时间保持时间，否则会导致，否则会导致数据读错误数据读错误2 2、SRAMSRAM的操作时序（续）的操作时序（续）SRAM读操作时序图读操作时序图2 2、SRAMSRAM的操作时序（续）的操作时序（续）n写操作写操作首先将首先将地址和数据送到总线地址和数据送到总线上，保持不变上，保持不变然后置然后置片选片选CS#CS#和写使能和写使能WE#WE#有效有效，此时开始写操作，此时开始写操作经过一定的延迟，经过一定的延迟，数据可靠写入数据可靠写入指定地址存储

18、单元指定地址存储单元在整个写周期里，读使能在整个写周期里，读使能OE#OE#保持为保持为1 1（无效）（无效）对于写操作，需要注意的是对于写操作，需要注意的是地址、数据和控制信号都地址、数据和控制信号都必须必须满足满足存储器存储器的时序要求（信号宽度或者建立的时序要求（信号宽度或者建立/ /保持保持时间），时间），否则会导致数据写错误否则会导致数据写错误2 2、SRAMSRAM的操作时序（续）的操作时序（续）3.4.2 DRAM3.4.2 DRAM接口接口n1 1、概述、概述n2 2、DRAMDRAM的操作的操作n3 3、SDRAMSDRAM存储芯片存储芯片1 1、概述、概述nDRAMDRAM

19、接口比较复杂接口比较复杂优点：单位空间存储容量优点：单位空间存储容量大大和单位存储成本较和单位存储成本较低低缺点：地址缺点：地址复用复用（行列地址）、动态（行列地址）、动态刷新刷新n接口信号接口信号数据总线：与数据总线：与存储器的字长存储器的字长相等，常见相等，常见1616位和位和3232位位地址总线：与地址总线：与存储器的字深度存储器的字深度有关，有关，分行列地址分行列地址控制信号：读写信号、行列选通、片选、时钟控制信号：读写信号、行列选通、片选、时钟1 1、概述（续）、概述（续）2 2、DRAMDRAM的操作的操作nDRAMDRAM寻址需要寻址需要两个过程两个过程CPUCPU首先将首先将行地址行地址（高位地址部分）置于地址线，然（高位地址部分）置于地址线，然后将后将RAS#RAS#引脚置引脚置0 0，在，在RAS#RAS#信号的下降沿，存储器将信号的下降沿，存储器将行地址值锁存行地址值锁存CPUCPU再将再将列地址列地址（低位地址部分）置于地址线，然后（低位地址部分）置于地址线，然后将将CAS#CAS#引脚置引脚置0 0，在，在CAS#CAS#信号的下降