第6章 ATD模块

1、第第6章章 S12模模/数转换模块及其应用实例数转换模块及其应用实例l ATD模块概述模块概述l ATD模块结构组成和特点模块结构组成和特点l ATD模块寄存器及设置模块寄存器及设置l ATD模块基础应用实例模块基础应用实例l 智能车系统中智能车系统中ATD模块的应用模块的应用6.1 ATD模块概述模块概述 在计算机过程控制和数据采集等系统中，在计算机过程控制和数据采集等系统中，经常要对一些过程参数进行测量和控制，这些经常要对一些过程参数进行测量和控制，这些参数往往是连续变化的物理量，如温度、压力、参数往往是连续变化的物理量，如温度、压力、流量和速度等。这里所指的连续变化即数值是流量和速度等。

2、这里所指的连续变化即数值是随时间连续可变的，通常称这些物理量为模拟随时间连续可变的，通常称这些物理量为模拟量，然而计算机本身所能识别和处理的都是数量，然而计算机本身所能识别和处理的都是数字量。这些模拟量在进入计算机之前必须转换字量。这些模拟量在进入计算机之前必须转换成二进制数码表示的数字信号。能够把模拟量成二进制数码表示的数字信号。能够把模拟量变成数字量的器件称为模数（变成数字量的器件称为模数（A/D）转换器。）转换器。 MC9S12DG128单片机内置的单片机内置的ATD（也（也记做记做A/D）模块是）模块是8通道、通道、10位精度、多路输位精度、多路输入复用、逐次逼近型的模数转换器。入复用

3、、逐次逼近型的模数转换器。6.2 ATD模块结构组成和特点模块结构组成和特点 MC9S12DG128单片机内置的ATD模块如图所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.2 ATD模块结构组成和特点模块结构组成和特点由图可知，由图可知，ATD模块由一个总线时钟预分频模块由一个总线时钟预分频器、逐次逼近寄存器、器、逐次逼近寄存器、D/A转换器、采样保持器、转换器、采样保持器、比较器和比较器和8通道多路开关等部分组成。通道多路开关等部分组成。ATD模块模块共有共有12个外部引脚，其中有个外部引脚，其中有4个电源相关引脚和个电源相关引脚和8路模拟量输入引脚。路模拟量输入引脚。VRH、

4、VRL两个引脚为两个引脚为A/D转换提供参考电源的参考高电压和参考低电压。转换提供参考电源的参考高电压和参考低电压。VDDA和和VSSA两个引脚为两个引脚为ATD模块提供电源正模块提供电源正和电源地。和电源地。AN7/PAD7AN0/PAD0是模拟量输是模拟量输入通道入通道70，并且也可以被配置为数字输入口。，并且也可以被配置为数字输入口。另外，另外，AN7/PAD7还可以被配置为还可以被配置为A/D转换的外转换的外部触发引脚。部触发引脚。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.2 ATD模块结构组成和特点模块结构组成和特点ATD模块具有以下基本特征：l 8位位/10位可选转换精

5、度；位可选转换精度；l 10位精度的单通道转换时间为位精度的单通道转换时间为7 ms；l 可编程的采样时间；可编程的采样时间；l 左对齐左对齐/右对齐，有符号右对齐，有符号/无符号转换结果；无符号转换结果；l 外部触发控制；外部触发控制；l 转换完成中断请求；转换完成中断请求；l 模拟模拟/数字输入引脚复用；数字输入引脚复用；l 转换序列长度为转换序列长度为18；l 连续转换模式；连续转换模式；l 多通道扫描。多通道扫描。 6.3 ATD模块寄存器及设置模块寄存器及设置 MC9S12DG128的ATD模块共有20个寄存器，内部有两个ATD模块，分别是ATD0和ATD1。基于基于HCS12的嵌入

6、式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置 基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.1 ATD控制寄存器控制寄存器2 ATD控制寄存器2（ATD Control Register 2，ATDCTL2）用来控制ATD模块电源、中断和外部触发。对这个寄存器写入数据会中止当前的A/D转换序列，但不会启动新的A/D转换序列，如图8.2所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计ADPU：此位控制ATD电源开关。提供ATD的开关控制允许降低单片机功耗。当重新打开模块电源，ATD模块需要一定的恢复时间

7、才能正常工作。1表示打开模块电源；0表示关闭模块电源。AFFC：ATD模块标志快速清除位。1表示对结果寄存器的访问将自动清除相应CCF标志位；0表示在访问结果寄存器之前读取状态寄存器1（ATDSTAT1），可以正常清除相应CCF标志位。AWAI：等待模式下ATD电源开关控制位。当单片机处于等待模式时，此位可以控制ATD电源的开关，以降低单片机功耗。1表示单片机处于等待模式，A/D转换停止并关闭ATD电源，以降低单片机功耗；0表示单片机处于等待模式，A/D转换继续进行。基于基于HCS12的嵌入式系统设计的嵌入式系统设计ETRIGLE：外部触发电平：外部触发电平/边沿控制位，此位和边沿控制位，此位

8、和ETRIGP配合使用，两配合使用，两位对外部触发的设置详见表位对外部触发的设置详见表6-2。ETRIGP：外部触发极性控制位，此位和：外部触发极性控制位，此位和ETRIGLE配合使用，两位对配合使用，两位对外部触发的设置详见表外部触发的设置详见表6.2。基于基于HCS12的嵌入式系统设计的嵌入式系统设计ETRIGE：外部触发模式使能位。：外部触发模式使能位。1表示允许表示允许ATD通道通道7引脚的外部触发，允许在外部触发信号到来引脚的外部触发，允许在外部触发信号到来同时进行采样和同时进行采样和A/D转换；转换；0表示禁止外部触发。表示禁止外部触发。ASCIE：ATD转换序列完成中断使能位。转

9、换序列完成中断使能位。1表示当标志位表示当标志位ASCIF=1时，允许时，允许ATD序列转换完成后引发中断；序列转换完成后引发中断；0表示禁止中断。表示禁止中断。ASCIF：ATD转换序列完成中断标志。如果转换序列完成中断标志。如果ASCIE=1，ASCIF标志等标志等同于同于SCF标志（详见标志（详见ATDSTAT0寄存器介绍）。此位写入无效。寄存器介绍）。此位写入无效。1表示表示ATD转换序列完成中断挂起；转换序列完成中断挂起；0表示没有表示没有ATD中断发生。中断发生。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.2 ATD控制寄

10、存器控制寄存器3 ATD控制寄存器控制寄存器3（ATD Control Register 3，ATDCTL3）用来设置）用来设置A/D转换序列长度、结果寄存器的先转换序列长度、结果寄存器的先进先出模式和冻结模式下的状态。对这个寄存器写入数据进先出模式和冻结模式下的状态。对这个寄存器写入数据会中止当前的会中止当前的A/D转换序列，但不会启动新的转换序列，但不会启动新的A/D转换序列，转换序列，如图如图6.3所示。所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计 S8C、S4C、S2C、S1C：A/D转换序列长度定义位，这转换序列长度定义位，这4位定义位定义了一个了一个A/D转换序列的长度

11、。转换序列的长度。A/D转换序列长度定义详见表转换序列长度定义详见表6.3。单片机。单片机复位后，复位后，S4C默认为默认为1，所以默认的，所以默认的A/D转换序列的长度为转换序列的长度为4。基于基于HCS12的嵌入式系统设计的嵌入式系统设计FIFO：结果寄存器先进先出模式选择位。：结果寄存器先进先出模式选择位。1表示先进先出模式。表示先进先出模式。0表示非先进先出模式。表示非先进先出模式。FRZ1、FRZ0：冻结模式的背景调试使能控制位。当调试程序时，如果遇到断点，有时希望：冻结模式的背景调试使能控制位。当调试程序时，如果遇到断点，有时希望此时此时ATD模块停止。这两位共同决定了在冻结模式下

12、遇到断点时模块停止。这两位共同决定了在冻结模式下遇到断点时ATD模块的状态，如表模块的状态，如表6.4所示。所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.3 ATD控制寄存器控制寄存器4 ATD控制寄存器控制寄存器4（ATD Control Register 4，ATDCTL4）用来）用来选择转换的时钟频率、第二个阶段的采样时间长度和选择转换的时钟频率、第二个阶段的采样时间长度和A/D转换的精度转换的精度（8位或者位或者10位）。对这个寄存器写入数据会中止当前的位）。对这个寄存器写入数据会中止当前的A/D转换序列，转换序列，但不会

13、启动新的但不会启动新的A/D转换序列，如图转换序列，如图6.4所示。所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计SRES8：A/D转换精度选择位。转换精度选择位。1表示表示8位精度；位精度；0表示表示10位精度。位精度。SMP1、SMP0：采样时间选择位。这两位用来选择第二个阶段的采样时间，以：采样时间选择位。这两位用来选择第二个阶段的采样时间，以A/D 转换转换时钟周期为单位。时钟周期为单位。A/D 转换时钟周期通过时钟预分频位（转换时钟周期通过时钟预分频位（PRS40）设置。）设置。A/D采样时间采样时间包括两个阶段：第一阶段是包括两个阶段：第一阶段是2个个A/D 转换时钟周期

14、，采样后通过放大器存储到存储节点；转换时钟周期，采样后通过放大器存储到存储节点；第二阶段为了直接把外部模拟信号连接到存储节点上，实现最终高精度的转换。表第二阶段为了直接把外部模拟信号连接到存储节点上，实现最终高精度的转换。表8.5列列出了第二阶段的采样时间。出了第二阶段的采样时间。基于基于HCS12的嵌入式系统设计的嵌入式系统设计PRS4、PRS3、PRS2、PRS1、PRS0：ATD时钟预分频因子选择位。这5位定义了ATD时钟的预分频因子，ATD转换时钟频率计算公式为注意：最大ATD转换时钟频率为总线周期的1/2。默认（复位后）预分频因子的值为5，也就是说，默认ATD 转换时钟频率为总线时钟

15、的1/12。表8.6中列出了部分ATD时钟预分频因子设置值，详细内容可参阅ATD模块数据手册（ATD_10B8C Block User Guide V02.12.pdf）。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.4 ATD控制寄存器控制寄存器5 ATD控制寄存器5（ATD Control Register 5，ATDCTL5）用来A/D选择转换序列类型和采样的模拟量输入通道。对这个寄存器写入数据会中止当前的A/D转换序列，并启动一个新的并启动一个新的A/D转换序列，转换序列，如图8.5所示。基于基于HCS12的嵌入式系统设计的嵌入

16、式系统设计DJM：结果寄存器数据对齐方式选择位。1表示右对齐；0表示左对齐。DSGN：结果寄存器数据有无符号选择位。注意，有符号数据只能为左对齐方式。1表示有符号数；0表示无符号数。SRES8、DJM和DSGN三位共同决定了结果寄存器中的数据格式，一共6种情况，如表8.7所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计SCAN：连续转换序列模式选择位。此位决定：连续转换序列模式选择位。此位决定A/D转换序列是连续执行还是只执转换序列是连续执行还是只执行一次。行一次。1表示连续转换序列模式（扫描模式）；表示连续转换序列模式（扫描模式）；0表示单词转换序列模式。表示单词转换序列模式。MUL

17、T：多通道采样模式选择位。当：多通道采样模式选择位。当MULT为为0时，时，ATD 的序列控制器只从指定的序列控制器只从指定的模拟输入通道采样作为一个完整的转换序列，模拟通道由通道选择代码的模拟输入通道采样作为一个完整的转换序列，模拟通道由通道选择代码（ATDCTL5 寄存器中的寄存器中的CC、CB和和CA位）选择。当位）选择。当MULT为为1，ATD序列控制序列控制器从多个通道采样数据，采样的通道数目由转换序列长度定义位数值决定器从多个通道采样数据，采样的通道数目由转换序列长度定义位数值决定（ATDCTL3 寄存器中的寄存器中的S8C、S4C、S2C和和S1C），其中第一个采样通道由通），其

18、中第一个采样通道由通道选择代码（道选择代码（ATDCTL5 寄存器中的寄存器中的CC、CB和和CA位）决定，之后队列中的采位）决定，之后队列中的采样通道由递增的通道选择代码样通道由递增的通道选择代码CC、CB和和CA决定。决定。1表示多通道采样；表示多通道采样；0表示单通道采样。表示单通道采样。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.4 ATD控制寄存器控制寄存器5CC、CB、CA：模拟量输入通道选择代码位。这3位用来预设A/D转换的模拟量输入通道，如果在单通道采样模式（MULT=0）下，这3位指定了转换的目标通道；在多通道采样模

19、式（MULT=1）下，这3位指定了转换序列中的第一个通道，之后的通道由选择代码递增决定，当选择代码达到最大值时，会回到最小值重新进行递增操作。模拟量输入通道选择代码如表8.8所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.5 ATD状态寄存器状态寄存器0 ATD状态寄存器状态寄存器0（ATD Status Register 0，ATDSTAT0）包含转换序列完成标志位，外部触发中断溢）包含转换序列完成标志位，外部触发中断溢出标志位、先入先出模式位和出标志位、先入先出模式位和A/D转换计数器，如图转换计数器，如图8.6所所示。示。基于

20、基于HCS12的嵌入式系统设计的嵌入式系统设计SCF：转换序列完成标志位。当一次转换序列完成后，该标志位置位。如果转换序列连续进行（SCAN=1），在每一次完成后都会置位此标志位。当发生以下情况时，此标志位被清零。 对SCF标志位手动置1。 写ATDCTL5寄存器（启动一个新的转换序列）。 当AFFC=1时，读取结果寄存器。1表示转换序列完成；0表示转换序列未完成。ETORF：外部触发溢出标志位。当处于边沿触发模式时（ETRIGLE=0），如果当序列转换正在进行时又检测到一个有效边沿触发信号时，此标志位置位。当发生以下情况时，此标志位被清零。 对ETORF标志位手动置1。 写ATDCTL2、A

21、TDCTL3 或者ATDCTL4 （转换序列被中止）。 写ATDCTL5寄存器 （启动一个新的转换序列）。1表示发生外部触发溢出错误；0表示未发生外部触发溢出错误。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.5 ATD状态寄存器状态寄存器0FIFOR：先入先出溢出标志位。此标志位表示在A/D转换完成标志（CCF）还没有被清零时，结果寄存器又被写入了数据。在先入先出模式下，此标志位表示结果寄存器中的数据和输入通道是否处于同步状态；在非先入先出模式下，此标志位标志结果寄存器中的数据在读出之前已经被新数据覆盖。当发生以下情况时，此标志位被清

22、零。 对FIFOR标志位手动置1； 启动一个新的转换队列（写ATDCTL5 或者外部触发）。1表示发生先进先出溢出；0表示未发生先进先出溢出。CC2、CC1、CC0：转换计数器。这3位是只读位，表示存储转换结果的结果寄存器标号的二进制数值。如果在非先进先出模式下（FIFO=0），转换计数器在转换队列的开始和结束时被初始化为000；如果在先进先出模式下（FIFO=1），转换计数器不被初始化，当达到最大值时，转换计数器又被重新置为最小值。表8.9列出了CC2、CC1和CC0与结果寄存器序号之间的对应关系。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设

23、置6.3.5 ATD状态寄存器状态寄存器0基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.6 ATD测试寄存器测试寄存器1 ATD测试寄存器1（ATD Test Register 1，ATDTEST1）中只有SC位，用于允许特殊通道的转换，如图8.7所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.6 ATD测试寄存器测试寄存器1U：未定义。SC：特殊通道转换位。如果此位置位，可以通过设置ATDCTL5寄存器中的CC、CB和CA选择对特殊通道进行A/D转换，如表8.10所示。1表

24、示允许特殊通道转换；0表示禁止特殊通道转换。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.7 ATD状态寄存器状态寄存器1 ATD状态寄存器1（ATD Status Register 1，ATDSTAT1）包含8个转换完成标志，如图8.8所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.7 ATD状态寄存器状态寄存器1CCFx：转换完成标志x（x = 7、6、5、4、3、2、1、0）。在完成转换序列中的某个A/D转换时，相应的CCFx位会被置位，x的值于完成的转换在序列中的位置

25、相关（也和结果寄存器数相关）。因此，当转换序列中第1个转换完成，转换结果放在ATDDR0寄存器中，CCF0被置位；当转换序列中第2个转换完成，转换结果放在ATDDR1寄存器中，CCF1被置位，依次类推。当发生以下情况时，标志CCFx（x = 7、6、5、4、3、2、1、0）被清零。 写ATDCTL5寄存器 （启动一个新的转换序列），对ETORF标志位手动置1。 如果AFFC=0，读取ATDSTAT1寄存器，然后读取结果寄存器ATDDRx； 如果AFFC=1，读取结果寄存器ATDDRx。1表示完成序列中的第x个转换，转换结果存储在ATDDRx寄存器中；0表示转换未完成。基于基于HCS12的嵌入式

26、系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.8 ATD输入使能寄存器输入使能寄存器IENx：通道x的ATD数字输入使能位（x = 7、6、5、4、3、2、1、0）。此寄存器控制着从模拟输入引脚（ANx）到PTADx数字寄存器的数字输入缓冲。1表示允许引脚的数字输入缓冲；0表示禁止引脚的数字输入缓冲。注意，当IENx为1时，相应的ANx引脚可以作为普通输入口使用，但仅能够作为输入口，不能够作为普通输出口使用，和第5章介绍的基本输入输出口有所区别，如图8.9所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3

27、.9 端口数据寄存器端口数据寄存器PTADx：A/D转换通道x（ANx）的数字输入（x = 7、6、5、4、3、2、1、0）。如果允许ANx引脚上的数字输入缓冲（IENx=1），读取该位返回ANx引脚上的逻辑电平值；如果禁止数字输入缓冲器（IENx=0），读取该位返回1。复位时，所有PORTAD位为1，如图8.10所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.10 ATD转换结果寄存器转换结果寄存器 A/D转换结果存储在转换结果存储在8个只读的个只读的ATD转换结果寄存器转换结果寄存器（ATD Conversion Result

28、Registers，ATDDRHx/ATDDRLx）中。结果寄存器中的数据有两种存）中。结果寄存器中的数据有两种存放方式：首先是左对齐或者右对齐，通过放方式：首先是左对齐或者右对齐，通过ATDCTL5寄存器寄存器中的中的DJM位设置；然后是有符号或者无符号，通过位设置；然后是有符号或者无符号，通过ATDCTL5寄存器中的寄存器中的DSGN位设置。有符号数据以二进制位设置。有符号数据以二进制补码形式存储，并只能存在于左对齐格式中。补码形式存储，并只能存在于左对齐格式中。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.10 ATD转换结果寄存

29、器转换结果寄存器 U：未定义。如采用10位精度，在左对齐方式下，转换结果10位数据使用ATDDRHx寄存器的8位和ATDDRLx的高2位存放，结果数据最高位存放在ATDDRHx的Bit7，最低位存放在ATDDRLx的Bit6。读取时可以使用双字节访问方式，直接读取16位结果寄存器。如采用8位精度，在左对齐方式下，转换结果8位数据使用ATDDRHx寄存器的8位存放。结果数据最高位存放在ATDDRHx的Bit7，读取时可以只访问ATDDRHx。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.3 ATD模块寄存器及设置模块寄存器及设置6.3.10 ATD转换结果寄存器转换结果寄存器 U：未定义

30、。如采用10位精度，在右对齐方式下，转换结果10位数据使用ATDDRHx寄存器的低2位和ATDDRLx的8位存放，结果数据最高位存放在ATDDRHx的Bit1，最低位存放在ATDDRLx的Bit0。读取时可以使用双字节访问方式，直接读取16位结果寄存器。如采用8位精度，在右对齐方式下，转换结果8位数据使用ATDDRLx寄存器的8位存放。结果数据最高位存放在ATDDRLx的Bit7，读取时可以只访问ATDDRLx。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.4 ATD模块基础应用实例模块基础应用实例 本实例硬件连接如图8.15所示，ATD0模块的通道0连接一个可调电阻，输入可调模拟电压

31、，PORTB端口连接8只LED。编程实现ATD0模块连续采样，8位采样精度，转换结果为无符号数，右对齐，将A/D转换后的结果送到PORTB，通过LED点亮情况，判断A/D转换结果。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.4 ATD模块基础应用实例模块基础应用实例 程序清单如下所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.4 ATD模块基础应用实例模块基础应用实例 基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.5 智能车系统中智能车系统中ATD模块的应用模块的应用 6.5.1 ATD模块在基于光电管路径识别方案中的应用模块在基于光电管路径识别方案中的应用在智能

32、车竞赛系统设计中，由于所使用传感器数量不能超过16个，除去用于速度闭环控制用的测速传感器，对于光电管设计方案，最多还可以运用15对光电管传感器检测路径。为了叙述方便，在此以8对光电管为例，读者可以参考本节叙述自行增加光电管传感器个数并作软件修改。简单的光电管路径检测原理如图8.16所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.5 智能车系统中智能车系统中ATD模块的应用模块的应用 6.5.1 ATD模块在基于光电管路径识别方案中的应用模块在基于光电管路径识别方案中的应用为了叙述方便，下文中将把图8.16所示的原理看做一个传感器（Sensor）模块。在智能车系统中，8个Sensor

33、模块与MC9S12DG128的连接如图8.17所示。基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.5 智能车系统中智能车系统中ATD模块的应用模块的应用 6.5.1 ATD模块在基于光电管路径识别方案中的应用模块在基于光电管路径识别方案中的应用ATD模块的初始化程序部分请参见8.4节的内容，以下仅给出MC9S12DG128对8个Sensor连续采样的程序函数。程序清单：基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.5 智能车系统中智能车系统中ATD模块的应用模块的应用 6.5.1 ATD模块在基于光电管路径识别方案中的应用模块在基于光电管路径识别方案中的应用基于基于HCS12的嵌入式系统设计的嵌入式系统设计6.5 智能车系统中智能车系统中ATD模块的应用模块的应用 6.5.2 ATD模块在基于摄像头路径识别方案中的应用模块在基于摄像头路径识别方案中的应用光电管方案虽然简单易行，但是相比摄像头方案来说，其所探测的距离、信息有限，耗电量大，占用MCU端口资源多，而且易受外界光线影响，而摄像头则能比较好地解决这些问题。摄像头传感器可分为CCD型和CMOS