多功能数字时钟

1、课课 程程 设设 计计 报报 告告学生姓名学生姓名: :刘畅学号：学号：1009310112学学 院院: :电气工程学院班班 级级: :电自 1014题题 目目: :电子工艺实习数字时钟的设计指导教师：指导教师： 刘晓峰刘晓峰 张虹张虹 职称职称: : 2012 年 9 月 13 日2目目 录录目目 录录.2第第 1 章章 序序 言言.41.1 概述 .41.2 设计目的 .51.3 设计要求和内容 .51.3.1 设计要求.51.3.2 设计内容.5第第 2 章章 设计原理及框图设计原理及框图.72.1 总体设计方案 .72.2 设计原理说明.82.2.2 计数电路的设计.92.2.3 显示

2、电路的设计.102.2.4 校时电路的设计.102.2.5 整点报时电路的设计.112.2.6 脉冲电路.11第第 3 章章 器件说明器件说明.123.1 主要器件清单.123.2 数码管的说明 .123.3 74LS161 的说明 .143.3.1 74LS161 功能介绍 .143.2.2 74LS161 基本应用 .15第第 4 章章 设计过程设计过程.184.1 单元模块的设计 .184.2 秒脉冲的设计 .1834.3 计数器的设计 .184.3.1 各计数器之间的设计.214.4 校时电路的设计 .214.3 整点报时电路的设计 .22第第 5 章章 仿真调试过程仿真调试过程.23

3、第第 6 章章 收音机的焊接原理与调试收音机的焊接原理与调试.256.1 原理 .256.2 元件清单.256.3 焊接 .276.4 调试.27第第 7 7 章章 设计体会及收获设计体会及收获.287.1 电力电子课程设计的体会与收获.287.2 焊接收音机的体会与收获.29参考文献参考文献.304第第 1 章章 序序 言言1.1 概述概述数字时钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555 定时

4、器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。本文所设计的数字时钟是用数字电路技术实现时、分、秒计时的装置，并具有校时和整点报时功能。数字时钟的时间周期为 24 小时，数字时钟显示时、分、秒，数字时钟的中一秒对应现实生活中的时钟的一秒。具我在日常生活中的观察，数字电子钟设计成型后供扩展的方面很多涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。因此，与机械式时钟相比具有更高的可视性和精确性，而且无机械装置，具有更长的使用寿命，我认为研究数字钟及扩大其应用，有着非常现实和实际的意义。数字钟从原理上讲是一

5、种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字时钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。但从知识储备的角度考虑，我主要设计的是以中小规模集成电路设计数字钟的一种方法。主要应用先学到的数字电子技术的知识。此次，设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。关键字：数字钟，显示器，译码器，计数器，报时电路，校时电路51.2 设计目的设计目的1.能够对电子的一些相关

6、知识有感性认识，并加深对电学类有关课程的理论知识。2.掌握电子元件的焊接、电气元件的安装和连线等基本技能，培养阅读电气原理图和电子线路图的能力。3.在生产实践生活中，激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础。1.3 设计要求设计要求和内容和内容1.3.1 设计要求设计要求数字时钟具有走时精确，校时方便，设计和使用简单的特点，能实现定时和报时功能，得到了广泛使用。本文所提到的数字时钟具体设计要求如下。设计要求：1.能稳定的显示时、分、秒。（要求 24 小时为一个计时周期）2.当刚接通电源或数字时钟走时有偏差，应能

7、手动校时。3.当时钟计时到整点时，能进行整点报时：报时声响为四低一高，最后一响高音正好为整点。1.3.2 设计内容设计内容数字时钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。因此，有如下设计内容：1.时钟功能：具有 24 小时计时方式，显示时、分、秒。2.整点报时：在 59 分 51、秒、53 秒、55 秒、57 秒输出 500HZ 音频信号，在 59 分 59 秒时输出 1000HZ 信号，音响持续 1000HZ。3.计时准确度：每天计时误差不超过 10s。64.具有手动校时功能。5.秒信号产生电路采用信号发生器（Function Generat

8、or）构成。6.用中小规模集成电路组成电子钟，自行组装、调试。7.画出框图和逻辑电路图。 8.将所设计的数字时钟基于 Multisim 仿真。7第第 2 章章 设计原理及框图设计原理及框图2.1 总体设计总体设计方案方案数字电子钟分别由脉冲产生电路、计数电路、译码电路、显示电路、整点报时电路以及校时电路组成。脉冲产生电路是由振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，然后经过分频器输出标准秒脉冲。计数电路中的秒计数器满 60 后向分计数器进位，分计数器满 60 后向小时计数器进位，小时计数器按照“24 翻 1”规律计数。译码电路是计数电路和显示电路连接的枢纽，各计数器的输出是分别经译码

9、器送显示器显示的。显示电路主要是由数码管构成。整点报时电路是在 59 分 51 秒、53 秒、55 秒、57 秒输出 500HZ 音频信号，在 59 分 59 秒时输出 1000HZ 信号，音响持续 1000HZ。校时电路是实现当计时出现误差时，手动控制发出 1kHz 的方波脉冲进行校时、校分。总体设计方案框图如下图 2.2.1 所示：8星期译码器星期显示器秒振荡器星期计数器时译码器时显示器时 24 进制计数器分显示器分译码器分 60 进制计数器秒显示器秒译码器秒 60 进制计数器校时电路整点报时拓展电路图图 2.1.1 总体设计思路框图总体设计思路框图2.2 设计原理说明设计原理说明数字时钟

10、是计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外有报时功能。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、报时电路和定时器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里采用信号发生器实现。将标准秒信号送入“秒计数器”，“秒计数器”采用 60进制计数器，每累计 60 秒发现胡一个“分脉冲”信号，该信号将作为“分计数9器”的时钟脉冲。“分计数器”也采用 60 进制计数器，每累计 60 分钟，发出一个“时脉冲”信号，该信号将被送到“

11、时计数器”。“时计数器”采用 24 进制计时器，可实现对一天 24 小时的累计。通过七位数码数码管显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。2.2.2 计数电路的设计计数电路的设计秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用二进制计数器 74LS161 来实现时间计数单元的计数功能。1.六十进制秒计数器所用原件：两块集成二进制计数器 74LS

12、161，两个数码管显示屏，各器件功能详见第 3 章。六十进制秒计数器，它由两块集成二进制计数器 74LS161，一个构成秒计时器的个位，采用十进制；另一个构成秒计时器的十位，采用六进制；两者组合起来构成六十进制秒计数器。个位十进制采用的是清零法，当计数为 10 时，瞬间清零，而后从头开始计数；十位六进制采用的是反馈置数法，当十位计数为五时，下一个脉冲来到的瞬间转为所设的值零。两者连接组合到一起构成六十进制译码器。整个计数器的计数状态图为 000102585900，共有 60 个稳定状态。2.六十进制分计数器所用原件：两块集成二进制计数器 74LS161，两个数码管显示屏，各器件功能详见第 3

13、章。10六十进制分计数器，它由两块集成二进制计数器 74LS161，一块构成分计数器的个位，采用十进制；另一块构成分计数器的十位，采用六进制；组合起来就构成六十进制分计数器。个位十进制采用的是清零法，当计数为 10 时，瞬间清零，而后从头开始计数；十位六进制采用的是反馈置数法，当十位计数为五时，下一个脉冲来到的瞬间转为所设的值零。两者连接组合到一起构成六十进制译码器。与六十进制秒计数器相同。整个计数器的计数状态图为000102585900，共有 60 个稳定状态。3.二十四进制时计数器所用原件：两块集成二进制计数器 74LS161，两个数码管显示屏，各器件功能详见第 3 章。二十四进制时计数器

14、，它由两块集成二进制计数器 74LS161，第一片为 16进制，当第二片计数到 8（此时 8 为暂态）时，利用与非门，采用清零法，输入到清零端，24=16*1+8。整个计数器的计数状态图为0001022324（暂态）00，共 24 个稳定状态。2.2.3 显示电路的设计显示电路的设计显示电路将时、分、秒计数器的输出状态用数码管显示器，通过数码管显示器显示出来。2.2.4 校时电路的设计校时电路的设计数字钟应具有秒校时、分校时和时校时功能，因此，应截断秒计数器的个位、分计数器的个位和时计数器个位的直接计数通路，并采用正常计时信号与校时信号可以随时切换的电路接入其中，即采用一个单刀双掷开关。校时信

15、号可直接取自信号发生器产生的信号；输出端则与秒或分或时计数器的个位计时输入端相连。11当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到一端时，信号产生校时电路处于校时状态，按动校时开关，则发给计时输入端一个脉冲，计数值增加一，从而实现了校时功能。2.2.5 整点报时电路的设计整点报时电路的设计 电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 51 秒、53 秒、55 秒和 57 秒时，报时电路发出报时控制信号，蜂鸣器发出响声，此时发声为低音；当时间在 59 分 59 秒时，蜂鸣器发出声响，此时发声为高音。当时间在 59 分 51 秒、53 秒、

16、55 秒和 57 秒时，分十位、分个位和秒十位，分别为 5、9 和 5，因此可将分计数器十位的 Qc和 Qa、个位的 Qd 和 Qa及秒计数器十位的 Qc和 Qa相与，再将秒计数器上个位产生的 1、3、5、7 与其相与，接入低音报时电路中，从而产生低音报时控制信号。当时间在 59 分 59 秒时，分十位、分个位和秒十位与低音报时情况相同，做相同处理；秒计数器上个位产生的 9 与其相与，接入高音报时电路中，从而产生高音报时控制信号2.2.6 脉冲电路脉冲电路秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量。由信号发生器产生脉冲，从而控制秒脉冲的发生。直接采用信号发生器更精确，保

17、证了器准确无误性。12第第 3 章章 器件说明器件说明3.1 主要器件清单主要器件清单根据数字时钟的设计的要求、内容及原理，本次数字时钟的设计采用主要器件有：数码管、74LS161、555 和蜂鸣器。具体器件清单如下表 3.1.1 所示。表表 3.1.1 主要器件清单表主要器件清单表3.2 数码管数码管的说明的说明 LED 是发光二极管 Light Emitting Diode 的英文缩写。数码管是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、器件数量功能数码管6 个显示部分74LS1616 个二进制计数器信号发生

18、器1 个提供秒脉冲蜂鸣器2 个报时电路基本门电路若干个实现与非或基本功能13规格品种全等特点。目前数码管作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。管脚 1、2、3、4 分别接输出段的 Q0、Q1、Q2、Q3。外观图形显示如下图 3.2.1 所示：图图 3.2.1 数码管引脚排列图数码管引脚排列图其真值表如表 3.2.1 所示：表表 3.2.1 HC160/HC161 真值表真值表数字译码七段显示器显示10001b,c120010abged230011abgcd340100fgbc450101afgcd560110acdefg614 表表 3.2.23.2.2 数码管的显示数码

19、管的显示 abcgdef 图图 3.2.23.2.2 数码管七段编号数码管七段编号3.3 74LS161 的说明的说明 3.3.1 74LS161 功能介绍功能介绍74LS161 是 4 位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、保持等功能。74LS161 的引脚图如图 3.3.1所示， 70111abc781000abcdefg891001abcdfg900000abcdef015图图 3.3.1 74LS161 引脚排列图引脚排列图真值表如表 3.3.2 所示。CR 是异步清零端，LD 是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P

20、和 T 是计数使能端，C 是进位输出端，它的设置为多片集成计数器的级联提供了方便。表表 3.3.1 74LS161 真值表真值表输入输出CPCRLDPTD3D2D1D0Q3Q2Q1Q00000010dcbadcba110保持110保持(C=0)1111计数由表 3.3.1 74LS161 的真值表可知，74LS161 有如下的功能：（1）异步清零功能当 CR0 时，不管其他输人端的状态如何（包括时钟信号 CP），4 个触发器的输出全为零。162）同步并行预置数功能在 CR1 的条件下，当 LD0 且有时钟脉冲 CP 的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被 Q3Q0所接收。由

21、于置数操作必须有CP 脉冲上升沿相配合，故称为同步置数。（3）保持功能在 CR=LD1 的条件下，当 TP0 时，不管有无 CP 脉冲作用，计数器都将保持原有状态不变（停止计数） 。（4）同步二进制计数功能当 CRLDPT1 时，74LS161 处于计数状态，电路从 0000 状态开始，连续输入 16 个计数脉冲后，电路 将从 1111 状态返回到 0000 状态。（5）进位输出 C当计数控制端 T1，且触发器全为 1 时，进位输出为 1，否则为零。 3.2.2 74LS161 基本应用基本应用用现有的 M 进制集成计数器构成 N 进制计数器是，有两种可能的情况：NM。1.NM 时这时必须用多

22、片 M 进制计数器组合起来，才能构成 N 进制计数器。片与片之间的进位连接方式有两种：一是并行进位方式，及低位片的进位信号作为高位片的使能控制信号，也称为同步式连接；二是串行进位方式，即低位片的进位信号作为高位片的 CP 脉冲信号，也称为异步式连接。2.MN 时只需一片 M 进制计数器即可完成。具体做法是在 M 机制计数器的顺序技术过程中，设法跳过 M-N 个状态，使得原 M 进制的计数器每 N 个计数脉冲完成一次技术循环，从而实现 N 进制计数。通常有反馈清零法和反馈置数法。（1）反馈清零法反馈清零法适用于有清零输入端的集成计数器。它的工作原理为：当计数器从 0 开始计数时，在输入端第 N

23、个计数脉冲后，通过控制电路产生一个置 017信号加到计数器清零端，使计数器能返回到初始的 0 状态，并向高位计数器输出一个进位信号，从而实现对计数周期的控制。（2）反馈置数法反馈置数法适用于具有预置数功能的集成计数器。对于具有同步预置数功能的计数器，一般有两种实现方法：第一种方法是将数据输入端全部接 0，计数器从 0 开始计数，当输入第 N-1 个计数脉冲后，产生一个反馈信号到预置数控制端，在下一个（第 N 个）计数脉冲作用后，计数器返回到初试预置值的 0状态；第二种方法是从计数器的某一中间状态作计数开始的最小数，当计数器计数到最大计数值是，产生一个进位信号反馈到预置数控制端，在下一个 CP作

24、用后，计数器返回到初始预置的中间状态，从而完成计数循环。如图 3.2.2 所示的进制计数器，就是借助 74LS161 的异步清零功能实现的。如图 3.2.3 所示电路是十进制计数器的主循环状态图。图图 3.2.2 用用 74LS161 连接的十进制计数器连接的十进制计数器18图图 3.2.3 十进制计数器主循环状态图十进制计数器主循环状态图19第第 4 章章 设计过程设计过程4.1 单元模块的设计单元模块的设计主体电路由功能部件或单元电路组成，设计中采用了模块化的思想，使整个课题的设计在具体的设计过程当中任务明确，思路清晰。具体的分模块设计分配在设计原理及框图中有所体现。4.2 秒脉冲的设计秒

25、脉冲的设计信号发生器是数字钟的核心。信号发生器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路来充当信号发生器。一般来说，振荡器的频率越高，计时精度越高。考虑到设计成本，在满足设计要求的前提下，本设计直接采用了信号发生器。具体 RC 参数见设计原理及原理图中的图表。4.3 计数器的设计计数器的设计分和秒计数器都是模数 M=60 的计数器，其计数规律为 00-01-58-59-00选 74LS161 分别作为十个位计数器，再将它们级联组成模数 M=60 的计数器.时计数器是一个“24 翻 1”的特殊进制计数器，即当数字钟运行到 23时 59 分 59 秒，秒的个位

26、计数器再输入一个秒脉冲时，数字钟应自动显示为 00时 00 分 00 秒，实现日常生活中的计时规律。具体设计电路如图 4.1.1 和图4.1.2 所示。20图图 4.3.1 分钟和秒的基本电路分钟和秒的基本电路图图 4.3.2 小时的基本电路小时的基本电路21在时分秒计数器内部，个位要求十进制，十进制计数器（N10）有 10个状态，而 74LS161 在计数过程中有 16 个状态（M16），正常循环从 0000到 1111，要构成十进制加法计数器，此时必须设法跳过 MN（16106）个状态。因此，应用清零功能，不管它的输出处于哪一状态，只要在清零输人端加一低电平电压，使 CR0，74LS161

27、 的输出会立即从那个状态回到 0000 状态。清零信号（CR0）消失后，74LS161 又从 0000 状态开始重新计数。图图 4.3.3 个位状态循环图个位状态循环图而十位数要求六进制（01010000），我们采用置数法处理，先将输入端在全部接地，然后将 74LS161 的 12 和 14 号脚相与非作为置数端的输入信号，实现 01010000。以上两步实现六十进制计数。22图图 4.3.4 六十进制状态循环图六十进制状态循环图4.3.1 各计数器之间的设计各计数器之间的设计在时分秒计数器之间，当秒计数器满 60 时，秒计数器的十位上的 12 和 14引脚以及个位上 11 和 14 引脚相与

28、后作为分计数器上的时钟脉冲。（分计数器同理） 4.4 校时电路的设计校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。通过开关控制，使计数器对 1HZ 的校时脉冲计数。 每当数字钟计时快要到正点时发出声响，按照 4 低音 1 高音的频率发出间断声响，前 4 低音声响频率为 500HZ，后 1 高音声响频率为 1000HZ。并以最后一声高音结束的时刻为正点时刻。本设计中，报时电路采用 TTL 与非门、非门、或门。报时电路框图中所示所示。4 声低音分别发生在 59 分 51 秒、53 秒、55

29、 秒及 57 秒，最后一声高音发生在 59 分 59 秒，声响均持续 1 秒。有这些基23本的门电路搭成两个基本 RS 触发器，起到保持调整的功能，从而实现整点报时功能。图图 4.2.1 校时的基本电路校时的基本电路4.3 整点报时电路的设计整点报时电路的设计图图 4.3.1 报时电路报时电路24第第 5 章章 仿真调试过程仿真调试过程原理得分析好，对于复杂电路，最好采用单个模块调试，再整体连接。而一些特殊情况，仿真与实际是不相符合的。在单个模块运行正确的情况下，在进行整体的连接，调试，这样可以减少错误的检查时间。2526第第 6 章章 收音机的焊接原理与调试收音机的焊接原理与调试本次实习我们

30、用到的是 3V 低压全硅管七管超外差式收音机。6.1 原理原理调频（FM）收音机由输入回路、高放回路、本振回路、混频回路、中放回路、鉴频回路和音频功率放大器组成。信号与本地振荡器产生的本振信号进行FM 混频，混频后输出。FM 混频信号由 FM 中频回路进行选择，提取以中频为载波的调频波。该中频选择回路由中频滤波器构成。中频调制波经中放电路进行中频放大，然后进行鉴频得到音频信号，经功率放大输出，耦合到扬声器，还原为声音。如图所示。输入高放混频中放鉴频功放本振AFC6.2 元件清单元件清单序号名称型号规格数量1三极管901842三极管901413三极管9013H24发光二极管3 红15磁棒线圈12

31、76中周红，黄，白，绿27输入变压器18扬声器58mm，819电阻器51110电阻器100411电阻器120212电阻器330113电阻器680114电阻器1k115电阻器2k，20k，24k各 1 个16电阻器51k，62k，100k各 1 个17电位器5k118电解电容4.7 F219电解电容100 F320瓷片电容103121瓷片电容223322瓷片电容223323双联电容124收音机前盖125收音机后盖126频率刻度板及指针不干胶各 1 块27双联及电位器拔盘各 1 个28耳机插座129磁棒支架130印刷电路板131套件说明书132电池极片三件12833连接导线434双联及拔盘螺丝33

32、5电位器拔盘螺丝136自攻螺丝固定电路板16.3 焊接焊接在焊接之前，我们有以下几个工作要做：（1） 清点元件种类和数目；（2） 计算测量各元件的数值特性；焊接时，先焊接耐热和低矮的原件（如电阻），然后再安装大一点的原件（如中周），最后安装怕热的元件（如三极管）。这个过程中，要注意每种元件的高度要尽量保持一致，并且尽量保证不超过中周的高度，除此之外，一定要注意焊点的大小，不能串联的一定不要焊到一起，还有五个电流缺口要焊接上。6.4 调试调试 测量电流，电位器开关关掉，装上电池（注意正负极），用万用表的50mA 档，表笔跨接在电位器开关的两端，若电流指示在 15-18mA 之间，则说明五个电流接口已焊接好。然后把音量开到最大，调双联拨盘即可收到电台，在安装电路板时注意把喇叭及电池引线埋在较隐秘的地方，尽量做到不影响调谐拨盘的旋转和避开螺丝桩子，电路板挪位后在上螺丝固定，这样，收音机就完成了。29第第 7 7 章章 设计体会及收获设计体会及收获7.1 电力电子课程设计的体会与收获电力电子课程设计的体会与收获转眼间，为期三周的数字电路课程设计就结束了。通过这一周的课程设计，我拓宽了知识面，锻炼了能力，综合素质得到较大提高。设计，给人以创作的冲动。但凡涉及设计都是一件良好的事情，因为她能