华中科技大学数字电子技术试卷三

1、.试卷三与其参考答案试卷三一、 （16 分）1 （12 分）逻辑电路如图1-1 a、 b、c、d 所示。试对应图e 所示输入波形，分别画出输出端 l1、l2、l3和 l4的波形。（触发器的初态为0）a b c a b tg （a）c 1 11a l2b 11c b 1 &en 1 a l3（e）c （c）c （b）c l110k1j c1 q a b l41k 1 (d) r 1 1 图 1-12 （4 分）用代数法化简： cbacbacbaf1)dcadc(abc)(af2二、 （10 分）已知逻辑函数：1221fffbcdcbcdadcba(a,b,c,d)fdcbadbacaab

2、(a,b,c,d)f画出逻辑函数f1、f2和 f 的卡诺图；用最少的与非门实现逻辑函数f，画出逻辑图。三、 （8 分）分析图3 所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。1 =1 a b & & 1 l1 c =1 l2 图 3四、 （12 分）用数据选择器组成的多功能组合逻辑电路如图4 所示。图中g1、g0为功能选择输入信号，x、z 为输入逻辑变量，f 为输出逻辑函数。分析该电路在不同的选择信.号时，可获得哪几种逻辑功能，请将结果填入表4 中。z 1 0 1 f74hc151 d0 d1 d2 d3 d4 d5 d6 d7e s2s1s

3、0y x g1g0图 4 表 4 g1 g0f 功能五、 （12 分）设计一个组合逻辑电路。电路输入dcba 为 8421bcd 码，当输入代码所对应的十进制数能被4 整除时，输出l 为 1，其他情况为0。1用或非门实现。2用 3 线-8 线译码器74hc138 和逻辑门实现。（0 可被任何数整除，要求有设计过程，最后画出电路图）六、 （14 分）分析如图6 所示时序逻辑电路1 写出各触发器的激励方程、输出方程2 写出各触发器的状态方程3 列出电路的状态表并画出状态图4 说明电路的逻辑功能。图 6 七、 （16 分）用边沿jk 触发器和最少的逻辑门设计一个同步可控2 位二进制减法计数器。当控制

4、信号x=0 时，电路状态不变；当x=1 时，在时钟脉冲作用下进行减1 计数。要求计数器有一个输出信号z，当产生借位时z 为 1，其他情况z 为 0。八、 （12 分）时序信号产生电路如图8 所示， cp 为 1khz 正方波。1说明 74161 和非门组成电路的逻辑功能；2对应 cp 输入波形，画出电路中o1、o2的电压波形。3计算 o2的输出脉宽tw；.4试问 o2的频率与 cp 的频率比是多少？5如改变74161 数据输入，使d3d2d1d0=1000，试问 o2与 cp 的频率比又是多少？r2vcc8 4 7 6 2 3 5 555 c21 0.01 f 1 1 cp 1 0 0 1 c

5、et cep cp cr d3ct pe 74hc161 q0q1q2q31 1 vo1vo251k0.01 f rdcd500pf 110kd2d1d0cp 1 2 3 4 5 6 7 8 9 图 8 试卷三参考答案一、1各电路输出端的波形如图a1 所示。a b c l1l2l3l4高阻图 a1 211f，dbaccaf2二、逻辑函数f1、f2和 f 的卡诺图如图a2 所示。图 a2 化简并变换逻辑函数f 得cbadbacdcbadbacdf逻辑图略三、cbabcaabl1，cbal2真值表如表a3 所示。电路实现全加器功能。表 a3 .a b c l1l20 0 0 0 0 0 0 1 1

6、 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 四、分析电路可得g1 、g0为不同取值时的逻辑功能如表a4 所示。表 a4 g1 g0f 功能0 0 f=x+z 或逻辑1 0 f=zx与逻辑1 0 zxzxf异或逻辑1 1 xzzxf同或逻辑五、 1真值表略，用卡诺图化简得最简的或非表达式为bal或非门实现的电路图如图a5-1 所示2 变换函数 l 的表达式得40yyabcabcbal用 74hc138 实现的电路如图a5-2 所示。1 l a b 74hc138 y0y1y2y3y4y5y6y7e3e2e1a2a1

7、a0&l a b c 1 0 0 图 5-1 图 5-2 六、1激励方程：)(12211aqqdqdnnn输出方程：1212nnnnyaq qaq q2状态方程：)(1212111aqqqqqnnnnn3状态表如表a6 所示。状态图如图a6 所示。.10 01 q2q100 11 a/y0/0 0/0 0/0 0/1 1/0 1/0 1/1 1/1 图 a6 4电路为可逆计数器。a=0 时为加法器；a=1 时为减法器；y 端为加法器的进位输出端和减法器的借位输出端。七、状态图如图a7 所示。状态表如表a7 所示。0/0 1/0 00 01 1/1 1/0 11 10 1/0 0/0 0/0 0/0 q1q0x/y图 a7 表 a7 nnqq12zqqnn/1112x=0x=10 0 0 0 / 1 1 1 / 1 0 1 0 1 / 0 0 0 / 0 1 0 1 0 / 0 0 1 / 0 1 1 1 1 / 0 1 0 / 0 激励方程为：xqkqxjnn0101xkxj00输出方程为：xqqznn01逻辑图与自启动检查略。八、 174hc161 和非门组成四进制计数器2o1和 o2的波形如图a8 所示。o1cp o2图 a8 表 a6nnqq01yqqnn/1011a=0 a= 1 0 0 0 1 / 0 1 1 / 0 0 1 1 0 / 0 0