第三章 内部存储器

1、1第三章第三章 内部存储器内部存储器3.1存储器概述存储器概述3.2SRAM存储器存储器3.3DRAM存储器存储器3.4只读存储器和闪速存储器只读存储器和闪速存储器3.5并行存储器并行存储器3.6Cache存储器存储器返回23.1存储器概述存储器概述一、分类一、分类l按存储介质分类：磁表面按存储介质分类：磁表面/半导体存储器半导体存储器l磁性材料包括钕铁硼、硅钢、非晶、纳米晶、铁氧体、磁粉芯等磁性材料包括钕铁硼、硅钢、非晶、纳米晶、铁氧体、磁粉芯等 l电阻率电阻率介于介于金属金属和和绝缘体绝缘体之间并有负的之间并有负的电阻温度系数电阻温度系数的物质称为的物质称为半导体半导体 锗和硅是最常用的元

2、素半导体锗和硅是最常用的元素半导体 l按存取方式分类：随机按存取方式分类：随机/顺序存取（磁带）顺序存取（磁带）l按读写功能分类：按读写功能分类：ROM，RAMlRAM：双极型：双极型/MOSlROM：MROM/PROM/EPROM/EEPROMl按信息的可保存性分类：永久性和非永久性的按信息的可保存性分类：永久性和非永久性的l按存储器系统中的作用分类：主按存储器系统中的作用分类：主/辅辅/缓缓/控控33.1存储器概述存储器概述二、存储器分级结构二、存储器分级结构1、目前存储器的特点是：、目前存储器的特点是：速度快的存储器价格贵，容量小；速度快的存储器价格贵，容量小；价格低的存储器速度慢，容量

3、大。价格低的存储器速度慢，容量大。 在计算机存储器体系结构设计时，我们希在计算机存储器体系结构设计时，我们希望存储器系统的性能高、价格低，那么在存储望存储器系统的性能高、价格低，那么在存储器系统设计时，应当在存储器容量，速度和价器系统设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存格方面的因素作折中考虑，建立了分层次的存储器体系结构如下图所示。储器体系结构如下图所示。43.1.2 存储器分级结构存储器分级结构2、分级结构、分级结构l高速缓冲存储器简称高速缓冲存储器简称cache，它是计算机系统中的一个高速它是计算机系统中的一个高速小容量半导体存储器。小容量半导体存储器

4、。l主存储器简称主存，是计算机主存储器简称主存，是计算机系统的主要存储器，用来存放系统的主要存储器，用来存放计算机运行期间的大量程序和计算机运行期间的大量程序和数据。数据。l外存储器简称外存，它是大容外存储器简称外存，它是大容量辅助存储器。量辅助存储器。53.1.2 存储器分级结构存储器分级结构l分层存储器系统之间的连接关系分层存储器系统之间的连接关系63.1.3主存储器的技术指标主存储器的技术指标l字存储单元：存放一个机器字的存储单元，相应的单元字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。地址叫字地址。l字节存储单元：存放一个字节的单元，相应的地址称为字节存储单元：存放一个

5、字节的单元，相应的地址称为字节地址。字节地址。l存储容量：指一个存储器中可以容纳的存储单元总数。存储容量：指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。存储容量越大，能存储的信息就越多。l存取时间又称存储器访问时间：指一次读操作命令发出存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取通常取写操作时间等于读操作时间，故称为存储器存取时间。时间。l存储周期：指连续启动两次读操作所需间隔的最小时间。存储周期：指连续启动两次读操作

6、所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为通常，存储周期略大于存取时间，其时间单位为ns。l存储器带宽：单位时间里存储器所存取的信息量，通常存储器带宽：单位时间里存储器所存取的信息量，通常以位以位/秒或字节秒或字节/秒做度量单位。秒做度量单位。73.2 SRAM存储器存储器l主存（内部存储器）是半导体存储器。根据信主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：息存储的机理不同可以分为两类：l静态读写存储器静态读写存储器(SRAM)：存取速度快：存取速度快,存储容量不存储容量不如如DRAM大。大。l动态读写存储器动态读写存储器(DRAM)：83.2 S

7、RAM存储器存储器一、基本的静态存储元阵列一、基本的静态存储元阵列1、存储位元、存储位元2、三组信号线、三组信号线l地址线地址线l数据线数据线l行线行线l列线列线l控制线控制线93.2 SRAM存储器存储器二、基本的二、基本的SRAM逻逻辑结构辑结构lSRAM芯大多采用芯大多采用双译码方式，以便双译码方式，以便组织更大的存储容组织更大的存储容量。采用了二级译量。采用了二级译码：将地址分成码：将地址分成x向、向、y向两部分如向两部分如图所示。图所示。103.2 SRAM存储器存储器l存储体（存储体（2561288）l通常把各个字的同一个字的同一位集成在一个芯通常把各个字的同一个字的同一位集成在一

8、个芯片（片（32K1）中，）中，32K位排成位排成256128的矩阵。的矩阵。8个片子就可以构成个片子就可以构成32KB。l地址译码器地址译码器l采用双译码的方式（减少选择线的数目）。采用双译码的方式（减少选择线的数目）。lA0A7为行地址译码线为行地址译码线lA8A14为列地址译码线为列地址译码线113.2 SRAM存储器存储器l读与写的互锁逻辑读与写的互锁逻辑控制信号中控制信号中CS是片选信号，是片选信号，CS有效时（低电平），门有效时（低电平），门G1、G2均被打开。均被打开。OE为读出使能信号，为读出使能信号，OE有效时（低电平），门有效时（低电平），门G2开启，开启，当写命令当写命令

9、WE=1时（高电平），门时（高电平），门G1关闭，存储器进行读操作。写关闭，存储器进行读操作。写操作时，操作时，WE=0，门，门G1开启，门开启，门G2关闭。注意，门关闭。注意，门G1和和G2是互锁是互锁的，一个开启时另一个必定关闭，的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。这样保证了读时不写，写时不读。123.2 SRAM存储器存储器三、存储器的读写周期三、存储器的读写周期l读周期读周期l读出时间读出时间Taql读周期时间读周期时间Trcl写周期写周期l写周期时间写周期时间Twcl写时间写时间twdl存取周期存取周期l读周期时间读周期时间Trc=写时间写时间twd13例例1

10、P70：图：图3.5(a)是是SRA的写入时序图。其中的写入时序图。其中R/W是是读读/写命令控制线，当写命令控制线，当R/W线为低电平时，存储器按线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。写入时序中的错误，并画出正确的写入时序图。解：点击上图143.3 DRAM存储器存储器一、一、DRAM存储位元的记忆原理存储位元的记忆原理 SRAM存储器的存储位元是一个触发器，存储器的存储位元是一个触发器，它具有两个稳定的状态。而它具有两个稳定的状态。而DRAM存储器的存存储器的存储位

11、元是由一个储位元是由一个MOS晶体管和电容器组成的晶体管和电容器组成的记忆电路，如图记忆电路，如图3.6所示。所示。 153.3 DRAM存储器存储器1、MOS管做为开关使用，而所存储的信息1或0则是由电容器上的电荷量来体现当电容器充满电荷时，代表存储了1，当电容器放电没有电荷时，代表存储了0。2、图(a)表示写1到存储位元。此时输出缓冲器关闭、刷新缓冲器关闭，输入缓冲器打开（R/W为低），输入数据DIN=1送到存储元位线上，而行选线为高，打开MOS管，于是位线上的高电平给电容器充电，表示存储了1。 3、图(b)表示写0到存储位元。此时输出缓冲器和刷新缓冲器关闭，输入缓冲器打开，输入数据DIN

12、=0送到存储元位线上；行选线为高，打开MOS管，于是电容上的电荷通过MOS管和位线放电，表示存储了0。4、图(c)表示从存储位元读出1。输入缓冲器和刷新缓冲器关闭，输出缓冲器/读放打开（R/W为高）。行选线为高，打开MOS管，电容上所存储的1送到位线上，通过输出缓冲器/读出放大器发送到DOUT,即DOUT=1。5、图(d)表示(c)读出1后存储位元重写1。由于(c)中读出1是破坏性读出，必须恢复存储位元中原存的1。此时输入缓冲器关闭，刷新缓冲器打开，输出缓冲器/读放打开，DOUT=1经刷新缓冲器送到位线上，再经MOS管写到电容上。注意，输入缓冲器与输出缓冲器总是互锁的。这是因为读操作和写操作是

13、互斥的，不会同时发生。 163.3 DRAM存储器存储器二、二、DRAM芯片的逻辑结构芯片的逻辑结构下面我们通过一个例子来看一下动态存储器的逻辑结构如图。下面我们通过一个例子来看一下动态存储器的逻辑结构如图。l图图3.7(a)示出示出1M4位位DRAM芯片的管脚图，其中有两个电芯片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（源脚、两个地线脚，为了对称，还有一个空脚（NC）。）。l图图3.7(b)是该芯片的逻辑结构图。与是该芯片的逻辑结构图。与SRAM不同的是：不同的是：（1）增加了行地址锁存器和列地址锁存器。由于）增加了行地址锁存器和列地址锁存器。由于DRAM存储器存储器容

14、量很大，地址线宽度相应要增加，这势必增加芯片地址线容量很大，地址线宽度相应要增加，这势必增加芯片地址线的管脚数目。为避免这种情况，采取的办法是分时传送地址的管脚数目。为避免这种情况，采取的办法是分时传送地址码。若地址总线宽度为码。若地址总线宽度为10位，先传送地址码位，先传送地址码A0A9，由行，由行选通信号选通信号RAS打入到行地址锁存器；然后传送地址码打入到行地址锁存器；然后传送地址码A10A19，由列选通信号，由列选通信号CRS打入到列地址锁存器。芯片内部两打入到列地址锁存器。芯片内部两部分合起来，地址线宽度达部分合起来，地址线宽度达20位，存储容量为位，存储容量为1M4位。位。（2）增

15、加了刷新计数器和相应的控制电路。）增加了刷新计数器和相应的控制电路。DRAM读出后必须刷读出后必须刷新，而未读写的存储元也要定期刷新，而且要按行刷新，所以新，而未读写的存储元也要定期刷新，而且要按行刷新，所以刷新计数器的长度等于行地址锁存器。刷新操作与读刷新计数器的长度等于行地址锁存器。刷新操作与读/写操作是写操作是交替进行的，所以通过交替进行的，所以通过2选选1多路开关来提供刷新行地址或正常多路开关来提供刷新行地址或正常读读/写的行地址。写的行地址。173.3 DRAM存储器存储器183.3 DRAM存储器存储器三、读三、读/写周期写周期l读周期、写周期的定义是从行选通信号读周期、写周期的定

16、义是从行选通信号RAS下下降沿开始，到下一个降沿开始，到下一个RAS信号的下降沿为止的信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。通时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。常为控制方便，读周期和写周期时间相等。193.3 DRAM存储器存储器203.3 DRAM存储器存储器四、四、 刷新周期刷新周期 l刷新周期：刷新周期：DRAM存储位元是基于电容器上的存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记少，因此必须定期地刷新，以保持它们原来记忆的正确信

17、息。忆的正确信息。l刷新操作有两种刷新方式：刷新操作有两种刷新方式：l集中式刷新集中式刷新:DRAM的所有行在每一个刷新的所有行在每一个刷新周期中都被刷新。周期中都被刷新。l例如刷新周期为例如刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔的内存来说，所有行的集中式刷新必须每隔8ms进行一次。进行一次。为此将为此将8ms时间分为两部分：前一段时间进行正常的读时间分为两部分：前一段时间进行正常的读/写操作，后一段时间写操作，后一段时间（8ms至正常读至正常读/写周期时间）做为集中刷新操作时间。写周期时间）做为集中刷新操作时间。l分散式刷新分散式刷新:每一行的刷新插入到正常的读每一行的刷新插

18、入到正常的读/写周期之中。写周期之中。l例如例如p72图图3.7所示的所示的DRAM有有1024行，如果刷新周期为行，如果刷新周期为8ms，则每一行必须每隔，则每一行必须每隔8ms1024=7.8us进行一次。进行一次。213.3 DRAM存储器存储器五、存储器容量的扩充五、存储器容量的扩充 1、字长位数扩展、字长位数扩展给定的芯片字长位数较短，不满足设计要求的存给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。储器字长，此时需要用多片给定芯片扩展字长位数。三组信号线中，地址线和控制线公用而数据线单独分三组信号线中，地址线和控制线公用而数据线单独分开连接。

19、开连接。 d=设计要求的存储器容量设计要求的存储器容量/选择芯片存储器容量选择芯片存储器容量 例例2 2 利用利用1M1M4 4位的位的SRAMSRAM芯片，设计一个存储容量芯片，设计一个存储容量为为1M1M8 8位的位的SRAMSRAM存储器。存储器。 解：所需芯片数量解：所需芯片数量=(1M8)/(1M4)=2片片224.存储器与存储器与CPU连接连接 CPU对存储器进行读对存储器进行读/写操作，首先由地址总线给出地址信写操作，首先由地址总线给出地址信号，然后要发出读操号，然后要发出读操 作或写操作的控制信号，最后在数据总线上作或写操作的控制信号，最后在数据总线上进行信息交流，要完成地址线

20、的连接、数据线的连接和控制线的进行信息交流，要完成地址线的连接、数据线的连接和控制线的连接。连接。23MAR中存放着待访问的内存单元的地址。中存放着待访问的内存单元的地址。MBR则存放从内存中读入的数据或要写回内存单元的数据。则存放从内存中读入的数据或要写回内存单元的数据。 2425l存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。主要方法有： l位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求l使用8K1的RAM存储器芯片,组成8K8位的存储器的CAI演示2627282930l字扩展法:仅在字向扩充，而位数不变.需由片选信号来区分各片

21、地址。l用16K8位的芯片采用字扩展法组成64K8位的存储器连接图演示 31323334l字位同时扩展法:一个存储器的容量假定为MN位，若使用Lk 位的芯片(LM,kN)，需要在字向和位向同时进行扩展。此时共需要(M/L(N/k)个存储器芯片。35363738394041423.3 DRAM存储器存储器2、字存储容量扩展、字存储容量扩展 l给定的芯片存储容量较小（字数少），不满足设计要给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字求的总存储容量，此时需要用多片给定芯片来扩展字数。三组信号组中给定芯片的地址总线和数据总线公数。三组信号组中给定芯片的地

22、址总线和数据总线公用，控制总线中用，控制总线中R/W公用，使能端公用，使能端EN不能公用，它不能公用，它由地址总线的高位段译码来决定片选信号。所需芯片由地址总线的高位段译码来决定片选信号。所需芯片数仍由（数仍由（d=设计要求的存储器容量设计要求的存储器容量/选择芯片存储器选择芯片存储器容量）决定。容量）决定。 例例33利用利用1M1M8 8位的位的DRAMDRAM芯片设计芯片设计2M2M8 8位的位的DRAMDRAM存储存储器器解：所需芯片数解：所需芯片数d=（2M8）/（1M8）=2(片片)433.3 DRAM存储器存储器3、存储器模块条、存储器模块条 l存储器通常以插槽用模块条形式供应市场

23、。这种模块存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路条常称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。如图所示。固定的存储模块。如图所示。l内存条有内存条有30脚、脚、72脚、脚、100脚、脚、144脚、脚、168脚等多种脚等多种形式。形式。l30脚内存条设计成脚内存条设计成8位数据线，存储容量从位数据线，存储容量从256KB32MB。l72脚内存条设计成脚内存条设计成32位数据总线位数据总线l100脚以上内存条既用于脚以上内存条既用于32位

24、数据总线又用于位数据总线又用于64位数据总线，位数据总线，存储容量从存储容量从4MB512MB。 443.3 DRAM存储器存储器六、高级的六、高级的DRAM结构结构 lFPM DRAM：快速页模式动态存储器，它是根据程：快速页模式动态存储器，它是根据程序的局部性原理来实现的。读周期和写周期中，为了序的局部性原理来实现的。读周期和写周期中，为了寻找一个确定的存储单元地址，首先由低电平的行选寻找一个确定的存储单元地址，首先由低电平的行选通信号通信号RAS确定行地址，然后由低电平的列选信号确定行地址，然后由低电平的列选信号CAS确定列地址。下一次寻找操作，也是由确定列地址。下一次寻找操作，也是由R

25、AS选选定行地址，定行地址，CAS选定列地址，依此类推，如下图所示。选定列地址，依此类推，如下图所示。 453.3 DRAM存储器存储器lCDRAM带高速缓冲存储器（带高速缓冲存储器（cache）的动态存储器，）的动态存储器，它是在通常的它是在通常的DRAM芯片内又集成了一个小容量的芯片内又集成了一个小容量的SRAM，从而使，从而使DRAM芯片的性能得到显著改进。如芯片的性能得到显著改进。如图所示出图所示出1M4位位CDRAM芯片的结构框图，其中芯片的结构框图，其中SRAM为为5124位。位。 461M4位位CDRAM芯片的结构框图演示芯片的结构框图演示 l47l以以SRAM保存一行内容的办法

26、，对成块传送非常有利。保存一行内容的办法，对成块传送非常有利。如果连续的地址高如果连续的地址高11位相同，位相同， 意味着属于同一行意味着属于同一行l地址，那么连续变动的地址，那么连续变动的9位列地址就会使位列地址就会使SRAM中相应中相应位组连续读出，这称为猝发式读取。位组连续读出，这称为猝发式读取。lCDRAM的这种结构还带来另外两个优点：的这种结构还带来另外两个优点：l在在SRAM读出期间可同时对读出期间可同时对DRAM阵列进行刷新。阵列进行刷新。l芯片内的数据输出路径与输入路径是分开的，允芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。许在写操作完成

27、的同时来启动同一行的读操作。48l2.CDRAM内存条内存条 l一片一片CDRAM的容量为的容量为1M4位，位，8片这样的芯片可组成片这样的芯片可组成1M32位的存储模块。位的存储模块。l 8个芯片共用片选信号个芯片共用片选信号Sel、行选通信号、行选通信号RAS、刷新信、刷新信号号Ref和地址输入信号和地址输入信号A0A10。当某模块被选中，此模块。当某模块被选中，此模块的的8个个CDRAM芯片同时动作，芯片同时动作，8个个4位数据端口位数据端口D3D0同时同时与与32位数据总线交换数据，完成一次位数据总线交换数据，完成一次32位字的存取。位字的存取。l上述存储模块本身具有高速成块存取能力上

28、述存储模块本身具有高速成块存取能力,这种模块内存这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用。式，在当代微型机中获得了广泛应用。49503.3 DRAM存储器存储器lSDRAM同步型动态存储器。计算机系统中的同步型动态存储器。计算机系统中的CPU使用的是系统时钟，使用的是系统时钟，SDRAM的操作要求的操作要求与系统时钟相同步，在系统时钟的控制下从与系统时钟相同步，在系统时钟的控制下从CPU获得地址、数据和控制信息。换句话说，获得地址、数据和控制信息。换句话说，它与它与CPU的数据交换同步于

29、外部的系统时钟信的数据交换同步于外部的系统时钟信号，并且以号，并且以CPU/存储器总线的最高速度运行，存储器总线的最高速度运行，而不需要插入等待状态。其原理和时序关系见而不需要插入等待状态。其原理和时序关系见下一页图和动画。下一页图和动画。5152lSDRAM在读写数据时重点注意以下信号：在读写数据时重点注意以下信号：l（1）CLK：时钟信号时钟信号，为输入信号。，为输入信号。SDRAM所有输入信号的逻辑状态所有输入信号的逻辑状态都需要通过都需要通过CLK的上升沿采样确定。的上升沿采样确定。l（2）CKE：时钟使能信号，为输入信号，高电平有效。：时钟使能信号，为输入信号，高电平有效。CKE信号

30、的用途信号的用途有两个：一、关闭时钟以进入省电模式；二、进入自刷新状态。有两个：一、关闭时钟以进入省电模式；二、进入自刷新状态。CKE无无效时，效时，SDRAM内部所有与输入相关的功能模块停止工作。内部所有与输入相关的功能模块停止工作。l（3）CS#：片选信号片选信号，为输入信号，低电平有效。只有当，为输入信号，低电平有效。只有当片选信号片选信号有效有效后，后，SDRAM才能识别控制器发送来的命令。设计时注意上拉。才能识别控制器发送来的命令。设计时注意上拉。l（4）RAS#：行地址行地址选通信号，为输入信号，低电平有效。选通信号，为输入信号，低电平有效。l（5）CAS#：列地址选通信号，为输入

31、信号，低电平有效。：列地址选通信号，为输入信号，低电平有效。l（6）WE#：写使能信号，为输入信号，低电平有效。：写使能信号，为输入信号，低电平有效。l当然还包括当然还包括bank地址信号，这个需要根据不同的型号来确定，同样地址信号，这个需要根据不同的型号来确定，同样为输入信号；地址信号为输入信号；地址信号A，为输入信号；数据信号，为输入信号；数据信号DQ，为输入，为输入/输出双向信号；数据掩码信号输出双向信号；数据掩码信号DQM，为输入输出双向信号，方向与数据，为输入输出双向信号，方向与数据流方向一致，高电平有效。当其有效时，流方向一致，高电平有效。当其有效时，数据总线数据总线上出现的对应数

32、据字上出现的对应数据字节被接收端屏蔽。节被接收端屏蔽。53lSDRAM支持的操作命令有初始化配置、预充电、行激活、读操作、支持的操作命令有初始化配置、预充电、行激活、读操作、写操作、自动刷新、自刷新等。所有的操作命令通过控制线写操作、自动刷新、自刷新等。所有的操作命令通过控制线CS#、RAS#、CAS#、WE#和和地址线地址线、体选地址、体选地址BA输入输入 .l时钟和时钟屏蔽时钟和时钟屏蔽l时钟信号时钟信号是所有操作的同步信号，上升沿有效。时钟屏蔽信号是所有操作的同步信号，上升沿有效。时钟屏蔽信号CKE决定是否把时钟输入施加到内部电路。在读写操作期间，决定是否把时钟输入施加到内部电路。在读写

33、操作期间，CKE变低后的下一个节拍冻结输出状态和猝发地址，直到变低后的下一个节拍冻结输出状态和猝发地址，直到CKE变变高为止。在所有的体都处于空闲状态时，高为止。在所有的体都处于空闲状态时，CKE变低后的下一个节变低后的下一个节拍拍SDRAM进入低功耗模式并一直保持到进入低功耗模式并一直保持到CKE变高为止。变高为止。lDQM操作操作lDQM用于屏蔽输入输出操作，对于输出相当于开门信号，对于输用于屏蔽输入输出操作，对于输出相当于开门信号，对于输入禁止把入禁止把总线总线上的数据写入上的数据写入存储单元存储单元。对读操作。对读操作DQM延迟延迟2个个时时钟周期钟周期开始起作用，对写操作则是当拍有效

34、。开始起作用，对写操作则是当拍有效。543.几种新型存储器芯片简介几种新型存储器芯片简介 l CDRAM(带高速缓存动态存储器带高速缓存动态存储器) l与与EDRAM类似类似,在在DRAM芯片上集成一定数量的高速芯片上集成一定数量的高速SRAM,来提高存来提高存储器性能。储器性能。l SDRAM(同步动态存储器同步动态存储器) l与与DRAM的最大不同是需要外部时钟。连续读写时可达到一个的最大不同是需要外部时钟。连续读写时可达到一个CLOCK一个数据一个数据,一般达到一般达到5-1-1-1(第第1个数据需个数据需5个时钟个时钟,第第2-4个数据个数据一个时钟一个时钟),比比EDRAM的的5-2

35、-2-2快。快。l DRDRAM(接口动态存储器接口动态存储器) l与与DRAM区别：引脚定义随命令而变，同一组引脚线可以被定义成地区别：引脚定义随命令而变，同一组引脚线可以被定义成地址或控制线，其引脚数仅为正常址或控制线，其引脚数仅为正常DRAM的的1/3。l DDR DRAM(双数据传输率同步动态存储器双数据传输率同步动态存储器) l在在SDRAM的基础上采用延时锁相环技术提供数据选通信号对数据进的基础上采用延时锁相环技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据，使数据传行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据，使数据传输率提高输率提高1倍，成本

36、高，一般可用在高档服务器上。倍，成本高，一般可用在高档服务器上。55lSL DRAM(同步链动态存储器同步链动态存储器) l在原在原DDR DRAM基础上发展起来，但基础上发展起来，但Intel公司不支持这种标准，公司不支持这种标准，故难以形成气候。故难以形成气候。lVCM SRDRAM(虚拟通道存储器虚拟通道存储器) l由由NEC公司开发公司开发,是一种新兴的是一种新兴的缓冲式缓冲式DRAM.由高速寄存器进行由高速寄存器进行配置和控制。在实现高速数据传输的同时，保持与传统配置和控制。在实现高速数据传输的同时，保持与传统SDRAM的的高度兼容性。其特点：内存单元与通道缓冲器间的数据传输，与高度

37、兼容性。其特点：内存单元与通道缓冲器间的数据传输，与内存单元的预充电和刷新等内部操作可以并行进行。内存单元的预充电和刷新等内部操作可以并行进行。lFCRAM(快速循环动态存储器快速循环动态存储器) l数据吞吐率比普通数据吞吐率比普通DRAM/SDRAM快快4倍。特点：行列地址同时倍。特点：行列地址同时（并行）访问，不是顺序方式（先访问行数据，后访问列数据）。（并行）访问，不是顺序方式（先访问行数据，后访问列数据）。56虚拟虚拟内存内存l虚拟虚拟内存内存是是计算机系统计算机系统内存管理内存管理的一种技术。的一种技术。它使得它使得应用程序应用程序认为它拥有连续的可用的认为它拥有连续的可用的内存内存

38、（一个连续完整的（一个连续完整的地址空间地址空间），而实际上，它），而实际上，它通常是被分隔成多个通常是被分隔成多个物理内存物理内存碎片，还有部分碎片，还有部分暂时存储在外部暂时存储在外部磁盘存储器磁盘存储器上，在需要时进行上，在需要时进行数据交换数据交换。 57l别称别称虚拟存储器虚拟存储器（Virtual Memory）。）。电脑电脑中所运行的程序均需中所运行的程序均需经由经由内存内存执行，若执行的程序占用内存很大或很多，则会导致内执行，若执行的程序占用内存很大或很多，则会导致内存消耗殆尽。为解决该问题，存消耗殆尽。为解决该问题，Windows中运用了虚拟中运用了虚拟内存内存1技技术，即匀

39、出一部分硬盘空间来充当内存使用。当内存耗尽时，电术，即匀出一部分硬盘空间来充当内存使用。当内存耗尽时，电脑就会自动调用硬盘来充当内存，以缓解内存的紧张。脑就会自动调用硬盘来充当内存，以缓解内存的紧张。l若计算机运行程序或操作所需的若计算机运行程序或操作所需的随机存储器随机存储器(RAM)不足时，则不足时，则 Windows 会用会用虚拟存储器虚拟存储器进行补偿。它将计算机的进行补偿。它将计算机的RAM和和硬盘硬盘上的临时空间组合。当上的临时空间组合。当RAM运行速率缓慢时，它便将数据从运行速率缓慢时，它便将数据从RAM移动到称为移动到称为“分页分页文件文件”的空间中。将数据移入的空间中。将数据

40、移入分页分页文件可文件可释放释放RAM，以便完成工作。，以便完成工作。 一般而言，计算机的一般而言，计算机的RAM容量容量越大，越大，程序运行得越快。若计算机的速率由于程序运行得越快。若计算机的速率由于RAM可用空间匮乏而减缓，可用空间匮乏而减缓，则可尝试通过增加虚拟内存来进行补偿。但是，计算机从则可尝试通过增加虚拟内存来进行补偿。但是，计算机从RAM读读取数据的速率要比从硬盘读取数据的速率快，因而扩增取数据的速率要比从硬盘读取数据的速率快，因而扩增RAM容量容量（可加（可加内存条内存条）是最佳选择。）是最佳选择。 58l内存在计算机中的作用很大，电脑中所有运行的程序内存在计算机中的作用很大，

41、电脑中所有运行的程序都需要经过内存来执行，如果执行的程序很大或很多，都需要经过内存来执行，如果执行的程序很大或很多，就会导致内存消耗殆尽。为了解决这个问题，就会导致内存消耗殆尽。为了解决这个问题，Windows中运用了虚拟内存技术，即拿出一部分硬中运用了虚拟内存技术，即拿出一部分硬盘空间来充当内存使用，当内存占用完时，电脑就会盘空间来充当内存使用，当内存占用完时，电脑就会自动调用硬盘来充当内存，以缓解内存的紧张。举一自动调用硬盘来充当内存，以缓解内存的紧张。举一个例子来说，如果电脑只有个例子来说，如果电脑只有128MB物理内存的话，物理内存的话，当读取一个容量为当读取一个容量为200MB的文件

42、时，就必须要用到的文件时，就必须要用到比较大的虚拟内存，文件被内存读取之后就会先储存比较大的虚拟内存，文件被内存读取之后就会先储存到虚拟内存，等待内存把文件全部储存到虚拟内存之到虚拟内存，等待内存把文件全部储存到虚拟内存之后，跟着就会把虚拟内里储存的文件释放到原来的安后，跟着就会把虚拟内里储存的文件释放到原来的安装目录里了。装目录里了。 59虚拟虚拟内存不足内存不足的成因的成因l【1】、感染病毒：有些病毒发作时会占用大量、感染病毒：有些病毒发作时会占用大量内存内存空间，导致系空间，导致系统出现统出现内存不足内存不足问题。问题。l【2】、虚拟、虚拟内存内存设置不当：通常，应设置为设置不当：通常，

43、应设置为物理内存物理内存大小的大小的2倍。倍。若设置过小，则会影响系统程序的正常运行。若设置过小，则会影响系统程序的正常运行。l【3】、系统盘系统盘空间不足：在默认情况下，虚拟空间不足：在默认情况下，虚拟内存内存是以名为是以名为“Pagefile.sys”的交换文件存于硬盘的的交换文件存于硬盘的系统分区系统分区中。若中。若系统盘系统盘剩剩余余容量容量过小，即会出现该问题。过小，即会出现该问题。系统盘系统盘至少应留有至少应留有300MB的可用空的可用空间，当然此数值需据用户的实际需要而定。尽量不要将各种应用软间，当然此数值需据用户的实际需要而定。尽量不要将各种应用软件装在件装在系统盘系统盘，以保

44、证有足够的空间供虚拟，以保证有足够的空间供虚拟内存内存文件使用，且最好文件使用，且最好将虚拟内存文件安放至非系统盘内。将虚拟内存文件安放至非系统盘内。l【4】、System用户权限设置不当：基于用户权限设置不当：基于NT内核内核的的Windows系统系统启动时，启动时，System用户会为系统创建虚拟用户会为系统创建虚拟内存内存文件。有些用户为了文件。有些用户为了系统的安全，采用系统的安全，采用NTFS文件系统，但却取消了文件系统，但却取消了System用户在用户在系统系统盘盘“写入写入”和和“修改修改”的权限，这样就无法为系统创建虚拟的权限，这样就无法为系统创建虚拟内存内存文文件，运行大型程

45、序时，也会出现此类问题。对策：重新赋予件，运行大型程序时，也会出现此类问题。对策：重新赋予System用户用户“写入写入”和和“修改修改”的权限即可。（注：该仅限于使的权限即可。（注：该仅限于使用用NTFS文件系统的用户。）文件系统的用户。）60l虚拟内存的位置虚拟内存的位置l在设置虚拟在设置虚拟内存内存的时候还需要注意，如果你有超过一的时候还需要注意，如果你有超过一块硬盘，那么最好能把块硬盘，那么最好能把分页分页文件设置在没有安装文件设置在没有安装操作操作系统系统或或应用程序应用程序的硬盘上，或者所有硬盘中速率最快的硬盘上，或者所有硬盘中速率最快的硬盘上。这样在系统繁忙的时候才不会产生同一个

46、的硬盘上。这样在系统繁忙的时候才不会产生同一个硬盘既忙于读取硬盘既忙于读取应用程序应用程序的数据又同时进行的数据又同时进行分页分页操作操作的情况。相反，如果的情况。相反，如果应用程序应用程序和和分页分页文件在不同的硬文件在不同的硬盘上，这样才能最大程度降低硬盘利用率，同时提高盘上，这样才能最大程度降低硬盘利用率，同时提高效率。当然，如果你只有一个硬盘，那么把效率。当然，如果你只有一个硬盘，那么把页面文件页面文件设置在其他分区，也不会有提高磁盘效率的效果。设置在其他分区，也不会有提高磁盘效率的效果。61虚拟虚拟内存内存太低的解决办法太低的解决办法l一般一般windowsXP默认情况下是利用默认情

47、况下是利用C盘的剩盘的剩余空间来做虚拟余空间来做虚拟内存内存的，因此，的，因此，C盘的剩余空盘的剩余空间越大，对系统运行就越好，虚拟内存是随着间越大，对系统运行就越好，虚拟内存是随着你的使用而动态地变化的，这样你的使用而动态地变化的，这样C盘就容易产盘就容易产生生磁盘碎片磁盘碎片，影响系统运行速率，所以，最好，影响系统运行速率，所以，最好将虚拟内存设置在其它分区，如将虚拟内存设置在其它分区，如D盘中。盘中。6263643.3 DRAM存储器存储器七、七、DRAM主存读主存读/写的正确性校验写的正确性校验 DRAM通常用做主存储器，其读写操作的通常用做主存储器，其读写操作的正确性与可靠性至关重要

48、。为此除了正常的数正确性与可靠性至关重要。为此除了正常的数据位宽度，还增加了附加位，用于读据位宽度，还增加了附加位，用于读/写操作写操作正确性校验。增加的附加位也要同数据位一起正确性校验。增加的附加位也要同数据位一起写入写入DRAM中保存。其原理如图所示。中保存。其原理如图所示。653.4 只读存储器和闪速存储器只读存储器和闪速存储器一、只读存储器一、只读存储器 ROM叫做只读存储器。顾名思义，只读的意思叫做只读存储器。顾名思义，只读的意思是在它工作时只能读出，不能写入。然而其中存储的是在它工作时只能读出，不能写入。然而其中存储的原始数据，必须在它工作以前写入。只读存储器由于原始数据，必须在它

49、工作以前写入。只读存储器由于工作可靠，保密性强，在计算机系统中得到广泛的应工作可靠，保密性强，在计算机系统中得到广泛的应用。主要有两类：用。主要有两类：l掩模掩模ROM：掩模：掩模ROM实际上是一个存储内容固定的实际上是一个存储内容固定的ROM，由生产厂家提供产品。由生产厂家提供产品。 l可编程可编程ROM：用户后写入内容，有些可以多次写入。：用户后写入内容，有些可以多次写入。l一次性编程的一次性编程的PROMl多次编程的多次编程的EPROM和和E2PROM。663.4 只读存储器和闪速存储器只读存储器和闪速存储器1、掩模、掩模ROM掩模掩模ROM的阵列结构和存储元的阵列结构和存储元 673.

50、4 只读存储器和闪速存储器只读存储器和闪速存储器2、掩模、掩模ROM的逻辑符号和内部逻辑框图的逻辑符号和内部逻辑框图 683.4 只读存储器和闪速存储器只读存储器和闪速存储器3、可编程、可编程ROM lEPROM叫做光擦除可编叫做光擦除可编程可读存储器。它的存程可读存储器。它的存储内容可以根据需要写储内容可以根据需要写入，当需要更新时将原入，当需要更新时将原存储内容抹去，再写入存储内容抹去，再写入新的内容。新的内容。l现以浮栅雪崩注入型现以浮栅雪崩注入型MOS管为存储元的管为存储元的EPROM为例进行说明，为例进行说明，结构如右图所示。结构如右图所示。 693.4 只读存储器和闪速存储器只读存

51、储器和闪速存储器l现以浮栅雪崩注入型现以浮栅雪崩注入型MOS管为存储元的管为存储元的EPROM为例进行说明，为例进行说明，结构如图结构如图(a)所示，图所示，图(b)是电路符号。是电路符号。l若在漏极若在漏极D端加上约几十端加上约几十伏的脉冲电压，使得沟伏的脉冲电压，使得沟道中的电场足够强，则道中的电场足够强，则会造成雪崩，产生很多会造成雪崩，产生很多高能量电子。此时，若高能量电子。此时，若在在G2栅上加上正电压，栅上加上正电压，形成方向与沟道垂直的形成方向与沟道垂直的电场，便可使沟道中的电场，便可使沟道中的电子穿过氧化层而注入电子穿过氧化层而注入到到G1栅，从而使栅，从而使G1栅积栅积累负电

52、荷。累负电荷。l由于由于G1栅周围都是绝缘栅周围都是绝缘的二氧化硅层，泄漏电的二氧化硅层，泄漏电流极小，所以一旦电子流极小，所以一旦电子注入到注入到G1栅后，就能长栅后，就能长期保存。期保存。 703.4 只读存储器和闪速存储器只读存储器和闪速存储器l当当G1栅有电子积累时，该栅有电子积累时，该MOS管的开启电压变得很高，管的开启电压变得很高，即使即使G2栅为高电平，该管仍栅为高电平，该管仍不能导通，相当于存储了不能导通，相当于存储了“0”。反之，。反之，G1栅无电子栅无电子积累时，积累时，MOS管的开启电压管的开启电压较低，当较低，当G2栅为高电平时，栅为高电平时，该管可以导通，相当于存储该

53、管可以导通，相当于存储了了“1”。图。图(d)示出了读出示出了读出时的电路，它采用二维译码时的电路，它采用二维译码方式：方式：x地址译码器的输出地址译码器的输出xi与与G2栅极相连，以决定栅极相连，以决定T2管管是否选中；是否选中；y地址译码器的输地址译码器的输出出yi与与T1管栅极相连，控制管栅极相连，控制其数据是否读出。当片选信其数据是否读出。当片选信号号CS为高电平即该片选中时，为高电平即该片选中时，方能读出数据。方能读出数据。713.4 只读存储器和闪速存储器只读存储器和闪速存储器l这种器件的上方有一这种器件的上方有一个石英窗口，如图个石英窗口，如图(c)所示。当用光子能量所示。当用光

54、子能量较高的紫外光照射较高的紫外光照射G1浮栅时，浮栅时，G1中电子获中电子获得足够能量，从而穿得足够能量，从而穿过氧化层回到衬底中，过氧化层回到衬底中，如图如图(e)所示。这样可所示。这样可使浮栅上的电子消失，使浮栅上的电子消失，达到抹去存储信息的达到抹去存储信息的目的，相当于存储器目的，相当于存储器又存了全又存了全“1”。723.4 只读存储器和闪速存储器只读存储器和闪速存储器l这种这种EPROM出厂时出厂时为全为全“1”状态，使状态，使用者可根据需要写用者可根据需要写“0”。写。写“0”电路电路如图如图(f)所示，所示，xi和和yi选择线为高电位，选择线为高电位，P端加端加20多伏的正脉

55、冲，多伏的正脉冲，脉冲宽度为脉冲宽度为0.11ms。EPROM允许多次重允许多次重写。抹去时，用写。抹去时，用40W紫外灯，相距紫外灯，相距2cm，照射几分钟即可。照射几分钟即可。 733.4 只读存储器和闪速存储器只读存储器和闪速存储器lE2PROM存储元存储元 EEPROM，叫做电擦除可，叫做电擦除可编程只读存储器。其存储编程只读存储器。其存储元是一个具有两个栅极的元是一个具有两个栅极的NMOS管，如图管，如图(a)和和(b)所所示，示，G1是控制栅，它是一是控制栅，它是一个浮栅，无引出线；个浮栅，无引出线；G2是是抹去栅，它有引出线。在抹去栅，它有引出线。在G1栅和漏极栅和漏极D之间有一

56、小之间有一小面积的氧化层，其厚度极面积的氧化层，其厚度极薄，可产生隧道效应。如薄，可产生隧道效应。如图图(c)所示，当所示，当G2栅加栅加20V正脉冲正脉冲P1时，通过隧道效时，通过隧道效应，电子由衬底注入到应，电子由衬底注入到G1浮栅，相当于存储了浮栅，相当于存储了“1”。利用此方法可将。利用此方法可将存储器抹成全存储器抹成全“1”状态。状态。743.4 只读存储器和闪速存储器只读存储器和闪速存储器l这种存储器在出厂时，存储内容为这种存储器在出厂时，存储内容为全全“1”状态。使用时，可根据要状态。使用时，可根据要求把某些存储元写求把某些存储元写“0”。写。写“0”电路如图电路如图(d)所示。

57、漏极所示。漏极D加加20V正正脉冲脉冲P2,G2栅接地，浮栅上电子通栅接地，浮栅上电子通过隧道返回衬底，相当于写过隧道返回衬底，相当于写“0”。E2PROM允许改写上千次，改写允许改写上千次，改写（先抹后写）大约需（先抹后写）大约需20ms，数据，数据可存储可存储20年以上。年以上。lE2PROM读出时的电路如图读出时的电路如图(e)所所示，这时示，这时G2栅加栅加3V电压，若电压，若G1栅栅有电子积累，有电子积累，T2管不能导通，相当管不能导通，相当于存于存“1”；若；若G1栅无电子积累，栅无电子积累，T2管导通，相当于存管导通，相当于存“0”。 753.4 只读存储器和闪速存储器只读存储器

58、和闪速存储器4、闪速存储器、闪速存储器FLASH存储器也翻译成闪速存储器，它是存储器也翻译成闪速存储器，它是高密度非失易失性的读高密度非失易失性的读/写存储器。高密度意写存储器。高密度意味着它具有巨大比特数目的存储容量。非易失味着它具有巨大比特数目的存储容量。非易失性意味着存放的数据在没有电源的情况下可以性意味着存放的数据在没有电源的情况下可以长期保存。总之，它既有长期保存。总之，它既有RAM的优点，又有的优点，又有ROM的优点，称得上是存储技术划时代的进的优点，称得上是存储技术划时代的进展。展。 763.4 只读存储器和闪速存储器只读存储器和闪速存储器lFLASH存储元在存储元在EPROM存

59、储元基础上存储元基础上发展起来的，由此可以发展起来的，由此可以看出创新与继承的关系。看出创新与继承的关系。l如右图所示为闪速存储如右图所示为闪速存储器中的存储元，由单个器中的存储元，由单个MOS晶体管组成，除漏晶体管组成，除漏极极D和源极和源极S外，还有一外，还有一个控制栅和浮空栅。个控制栅和浮空栅。773.4 只读存储器和闪速存储器只读存储器和闪速存储器l“0”状态：当控制栅加上足够状态：当控制栅加上足够的正电压时，浮空栅将储存许的正电压时，浮空栅将储存许多电子带负电，这意味着浮空多电子带负电，这意味着浮空栅上有很多负电荷，这种情况栅上有很多负电荷，这种情况我们定义存储元处于我们定义存储元处

60、于0状态。状态。l“1”状态：如果控制栅不加正状态：如果控制栅不加正电压，浮空栅则只有少许电子电压，浮空栅则只有少许电子或不带电荷，这种情况我们定或不带电荷，这种情况我们定义为存储元处于义为存储元处于1状态。状态。l浮空栅上的电荷量决定了读取浮空栅上的电荷量决定了读取操作时，加在栅极上的控制电操作时，加在栅极上的控制电压能否开启压能否开启MOS管，并产生从管，并产生从漏极漏极D到源极到源极S的电流。的电流。 783.4 只读存储器和闪速存储器只读存储器和闪速存储器l编程操作：实际上是写操作。所有存储元的原始状态均处编程操作：实际上是写操作。所有存储元的原始状态均处“1”状态，这是因为擦除操作时