四路抢答器课程设计

1、电子技术课程设计课题： 四路抢答器(含电源)课程设计系 别： 机械工程系专 业： 机械设计制造及其自动化姓 名： MA学 号： 指导老师：XXXXXXXXXXX学院2015年 12月 16日目录1 设计任务和要求1 1.1 设计任务1 1.2 设计要求12 方案比较13抢答器基本结构及功能介绍2 3.1 抢答器的基本结构2 3.2 系统框图3 3.3功能介绍34单元模块设计4 4.1稳压电源转换模块4 4.2 基本抢答模块4 4.3 倒计时模块5 4.4犯规模块6 4.5 555振荡电路75 四路抢答器仿真分析76实习体会总结107附录（主要元器件说明）11 7.1 555定时器11 7.2稳

2、压电路780512 7.3双下降沿 J-K 触发器74LS11213 7.4优先编码器74ls14714 7.5D触发器74ls17515 7.6七段译码器74LS247168参考文献171、 设计任务和要求1.1 设计任务4路抢答器（含直流电源）制作1.2 设计要求基本要求：(1) 在抢答开始后，若有参赛者按下抢答按钮，能准确判断出最先按下抢答按钮的参赛选手，并把其编号显示出来。(2) 成功抢答后，若再有人按下抢答按钮，抢答状态不发生改变。(3)具有复位功能，按下复位按钮，可进入下一次抢答准备阶段。（4）要完成作品的仿真演示（用proteus仿真软件实现）和实物制作（万能板上焊接电路），且作

3、品设计中只能用编码器、译码器、定时器、电阻、电容、与或非门等基本器件或芯片，不可以用单片机或PLC等控制器。（5）作品工作电压只提供交流220V电源，作品中所用其他电压由交流220V电源进行转换供给，电源转换电路须自行设计制作。发挥部分：（1）抢答开始后要有20S抢答倒计时，成功抢答后要有60S回答问题倒计时。（2）若抢答者违规，能实现用指示灯记录违规情况，达到一定违规次数后有相应处理措施。（3）在实现上述功能外，可自行设计增加具有创新特色的抢答器附加功能。2方案比较方案1：采用采用晶振来给D触发器上升沿脉冲和给定时电路提供脉冲，需要分频电路对其分频，但只要一个晶振。方案2：采用555定时器触

4、发器上升沿脉冲和给定时电路提供脉冲，虽然不需要分频电路但需要两个555定时器分别给D触发器上升沿脉冲和给定时电路提供脉冲。 经过对比两方案的优缺点，决定采用方案2。然后利用软件proteus来进行仿真调试再进行逐步改进。3抢答器基本结构及功能介绍3.1 抢答器的基本结构图3.1整个电路框图如图3.2所示，主要分为四部分，基本抢答模块、稳压电源转换模块、倒计时模块和犯规模块。其中基本抢答模块由74ls175型四上升沿D触发器、编码器、555多谐震荡器、译码器和数码管显示等组成。稳压电源模块模块由变压器，整流桥及稳压模块等组成，其作用是为模块提供5V电源。倒计时模块由555多谐震荡器电路，74LS

5、192十进制减法计数器电路，译码器电路，数码管电路及脉冲蜂鸣器等组成。犯规模块由四个LED及两个74LS112JK触发器组成。3.2系统框图 当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。当选手首先按某一开关键时，可通D触发器电路被锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。最后在显示电路中显示出所按键选手的号码。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。如

6、图3.2抢答按钮D触发器边码电路译码电路主持人控制开关控制电路报警电路555多谐震荡电路定时电路译码电路显示电路显示电路 图3.23.3功能介绍 （1）抢答器最多可供4名选手参赛，编号为14号，各队分别用一个按钮别为 控制，并设置一个系统复位和抢答控制开关，该开关由主持人控制。 （2） 抢答器具有的队号由LED数码管显示出来，直到主持人清零时脉冲蜂鸣器响一下。 （3） 复位键及抢答控制键（由主持人控制），当复位键被按下时抢答电路清零，脉冲蜂鸣器响一下，当松开后则允许抢答。输入抢答信号由抢答按钮开关实现。 （4）有抢答信号输入即即任意一抢答按钮按下时，显示出相对应的组别号码。此时再按其他任何一个

7、抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变。 （5）抢答器具有定时抢答的功能，且一次抢答的时间为20秒。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。（6）参加选手在未开始抢答时按下抢答键选手对应犯规指示灯亮至主持人按下复位按钮。 （7）参加选手在设定的时间内抢答，抢答有效，当选手按下抢答按钮后立即作答，定显示器上显示选手的编号，选手对应的LED灯亮起并倒计时60秒时间，选手应在60秒内完成作答，60秒时间到后脉冲蜂鸣器响一下，选手停止作答。 （8）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，脉冲蜂鸣器响一下，封锁输入电路，禁止选手

8、超时后抢答，时间显示器上无显示。 4单元模块设计 41稳压电源转换模块图4.1如图4.1所示，先由变压器（图中略）把交流电工频220V降压为26V，然后后再由整流桥进行整流成直流电，接着由7805稳压模块进行稳压后供给所有模块5v电压。为了加强电源的稳定性分别在7405稳压模块前后加两个电容来滤掉高频与低频信号。42基本抢答模块图4.2电路见图4.2所示，该电路主要完成分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）。工作过程：由是倒计时模块显示值控制清零端，当倒计时模块显示值为0时，D触发器为复位状态，使整个模块处于等待工作状态；当倒计

9、时模块显示值非0时，抢答器处于等待工作状态。当有选手将抢答按键按下时（如2队按下），74LS147编码输出并取反，经74LS247译码器接到七段显示电路处于工作状态，4Q3Q2Q=010,经译码显示为“2”。此外，MR1，使D触发器工作标志端1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS147的 此时由于仍为CTR1，使优先编码工作标志端为1，所以74LS147仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将复位按钮按下然后才可能进行。 4.3倒计时模块图4.3该部分由基本抢答模块的基础上修改和添加一些功能，使得电路的功能更加丰富

10、、产品更加符合实际要求。如图4.3所示，发挥部分由555多谐震荡器电路，74LS192十进制减法计数器电路，译码器电路，数码管电路及脉冲式蜂鸣器电路组成。由555产生一秒钟的脉冲给U974ls92，把U9接成减计数器送给译码器74LS247译码后经数码管显示个位。十位显示的脉冲由U9TCD端提供。当两数码管显示都为0时555产生的脉冲断开，即不输入到计数器中技术，且变0的同时脉冲蜂鸣器响一下。4.4 犯规模块图4.4该部分主要是用来防止在主持人没按下开始时选手抢答，由74LS112JK触发器构成，直接置位端接高电平，J端和倒计时模块的显示联动，当显示为00时为高电平，即当对应cp脉冲来时进行置

11、位操作。Cp脉冲端接对应的抢答按钮。k端接地，R端与复位按钮联动。4.5 555振荡电路本系统需要产生频率为500KHZ的脉冲信号，用于触发器的CP信号，及频率为1HZ信号用于计时电路。以上电路可用555定时器组成，也可用石英晶体组成的振荡器经过分频得到。5 四人抢答器仿真分析按照总体电路图在仿真软件proteus7.5上一一选择芯片并进行连接，然后启动开关观察。下面，我们分两部分对设计出的电路进行proteus7.5仿真。我们将各部分电路在proteus7.5上连接好后，为各个电阻和电容选取适当值，为各个开关设置好适当的键盘打开数值（例如，为某一开关设为1连接，则启动proteus7.5m仿

12、真按钮后，在键盘上按1则此开关就由断开状态变为连接状态）然后打开proteus7.5的开关，即可根据显示器上显示的数字以及二极管的亮灭情况来判断电路设计是否成功。（1）犯规仿真图5.1图5.2（2） 开始仿真图5.3（3） 抢答仿真图5.4（4） 复位仿真图5.56 实习体会总结这一课程设计使我们将课堂上的理论知识有了进步的了解，并增强了对数字电子技术这门课程的兴趣。了解了更多电子元件的工作原理。但同时也暴露出我在知识上掌握不足等缺点。其次在此次设计过程中由于我们频繁的使用一电子设计软件如：proteus，因此使我熟悉了软件的使用，同时在电脑的电子设计和绘图操作上有了进一步提高。加上在设计过程

13、中遇到了一些问题，使得我得查找相关资料，从而增长知识的同时增强解决问题和动手的能力，锻炼我做事细心、用心、耐心的能耐。这一课程设计，使我向更高的精神和知识层次迈向一大步。所以在以后的学习生活中，我会努力学习，培养自己独立思考的能力，积极参加多种设计活动，培养自己的综合能力，从而使得自己成为一个有综合能力的人才而更加适应社会。本次课程设计对于我的课题的基本要求实现了，并且还完成了一定的发挥部分。这次课程设计时间有点匆忙，虽然大部分的功能都实现了，但是还是会存在不完美的地方，实在是时间有点紧，没办法做长时间的修改。设计进行地比较成功，对常用的芯片无论是从功能上，还是构造上都在了更深的了解，更重要的

14、是锻炼了我们的动手能力，平时看书都能看得明白，但是到了仿真的时候还是会出现很多的问题，有时候一个小失误致使整个电路工作状态出现错误，但是还是能过一次次的调试，一次次地去修改最后得出了成品。也学了一个新的软件，这也是很重要的。7主要元器件说明7.1 555定时器555定时器电路是一个中规模的集成电路，可以由TTL电路或CMOS电路构成。它是一种能产生时间延迟和多种脉冲信号的控制电路。只要在外部配上几个适当的电阻元件，就可以构成单稳态触发器。多谐振荡器以及施密特触发器等脉冲产生与整形电路，在工业自动控制，定时，仿声和防盗报警等方面有广泛的应用。定时器电路包含两个比较器，由差分放大器和恒流源组成。两

15、个比较器结构完全相同。CA1比较器和CA2比较器两个高精度比较器，R-S双稳态触发器，放电三极管和功率输出级构成。当控制端5脚无外加控制电压及直流电路时，CA1的反相输入端的基准电压=2Vcc/3,同相输入端6脚为阈值电压输入端，用于监测外接定时电路的电容上的电压；CA2的同相输入端的基准电压=Vcc/3，反相输入端2脚为触发电压输入端，两电压比较器的输出控制R-S双稳态触发点工作状态。4脚为复位端，当其为低电平时，电路优先复位。3脚输出为低电平。控制电压端5是比较器CA1的基准电压端，通过外接元件或电压源可改变控制端的电压值，即可改变比较器CA1,CA2的参考电压。不用时可将它与地之间接一个

16、0.01F电容，以防止干扰电压引入。555的电源电压范围上+4.518V，输出电流可达100200mA，能直接驱动型电机，继电器和低阻抗扬声器。其外引线排列图为双列直插式，如图7.1图7.17.2稳压电路78057.3双下降沿 J-K 触发器74LS112 112 为带预置和清除端的两组 J-K 触发器，共有 54/74S112 和 54/74LS112 两种线路 结构型式，其主要电特性的典型值如下：型号FMAXPDCT54S112/CT74S112125MHz150mWCT54LS112/CT74LS11245MHz20mW管脚图：引出端符号：CLK1、CLK2时钟输入端（下降沿有效）J1、

17、J2、K1、K2数据输入端Q1、Q2、/Q1、/Q2输出端CLR1、CLR2直接复位端（低电平有效）PR1、PR2直接置位端（低电平有效）功能表：说明：H高电平 L低电平 X任意 高到低电平跳 Q0稳态输入条件建立前的Q的电平/ Q0稳态输入条件建立前Q的电平或Q0 的补码 *不定7.4优先编码器74ls147147 为 10 线4 线优先编码器，共有 54/74147 和 54/74LS147 两种线路结构型式， 其主要电特性的典型值如下：型号tpdPDCT54147/CT7414710ns230mWCT54LS147/CT74LS14715ns60mW147 将 9 条数据线（19）进行

18、4 线 BCD 编码，即对最高位数据线进 行译码。当 19 均为高电平时，编码输出（ABCD）为十进制零。故不 需单设/IN0 输入端。管脚图：引出端符号：19编码输入端(低电平有效) ABCD编码输出端(低电平有效)7.5 D触发器74ls175四上升沿 D 触发器（有公共清除端）54175/7417554S175/74S17554LS175/74LS175简要说明逻辑符号175 为四上升沿 D触发器， 共有 54175/74175 、54S175/74S175，54LS175/74LS175 三种线路结构形式。其主要电特性的典型值如下：型号fmPD54163/7416335MHz150mW54S163/74S163110MHz300mW54LS163/74LS16340MHz55mW当清除端（）为低电平时，输出端 Q 为低电平。CR在时钟（CP）上升沿作用下，Q 与数据端（D）相一致。当 CP 为高电平或低电平时，D 对 Q 没有影响。引出端符号CP时钟输入端（上升沿有效）CR清除端（低电平有效）1D4D数据输入端1Q4Q输出端14互补输出端QQ极限值电源电压7V输入电压54/74175，54/74S1755.5V54/74LS1757V工作环境温度54××