FPGA技术设计CCD图像传感器

1、摘 要随着超大规模集成电路工艺技术的高速发展，CMOS图像传感器性能不断完善，感光阵列不断增多，在工业化、民用视频、军事侦察、空间遥感成像等领域得到广泛应用。图像的处理也越来越多的加入了FPGA及CMOS等集成电路的应用。FPGA（Field-Programmable Gate Array）,即现场可编程门阵列等可编程器件也相应的发展起来。它作为专用集成电路（ASIC）既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。本文完成了基于FPGA的CMOS图像传感器控制系统中的硬件电路的设计部分，此次设计采用了Altera公司的Cyclone EP3C25Q240进行配置和验证，使用

2、的CMOS图像传感器为CYPRESS公司的LUPA 1300-2，论文中详细分析了LUPA 1300-2 CMOS图像传感器的工作特点，FPGA结构特点，工作方式，及如何使用Cadence进行电路设计及其优势所在。关键字：FPGA，CMOS，现场可编程门阵列，Cadence ，ASICABSTRACTVLSI technology with the rapid development, CMOS image sensor performance continues to improve, increasing photographic array, in the industrial, com

3、mercial video, military, reconnaissance, space remote sensing imaging and widely used. Image processing is also more and more joined the FPGA and CMOS integrated circuits and other applications. FPGA(Field-programmable Gate Array), or field programmable gate arrays and other programmable devices are

4、 developed accordingly. As application specific integrated circuit(ASIC) will resolve the lack of custom circuits, and programmable devices to overcome the original shortcomings of a limited number of gates. This complete FPGA-based control system for COMS image sensor which the hardware circuit des

5、ign, the design uses Alters Cyclone EP3C25Q240 configuration and validation, the use of CMOS image sensor for the fill factory company LUPA 1300-2, paper, detailed. Analysis of the LUPA 1300-2 CMOS image sensor features the work, FPGA structure characteristics, work, and how to use Cadence circuit d

6、esign and its advantages. KEY WORDS：fpga，coms，validation第一章 前 言随着人类文明的发展，人们对外界信息的需求量也越来越多。通常人们可通过触摸、听、看来感官外界事物。其中从看这方面获取的信息最多。虽然人眼可以看到世界中普遍存在的事物，但是看到的瞬间是短暂的，转眼即逝，人眼并不能将美好的有趣的事物记录下来。正因为如此，促进了计算机视觉学科的发展和图像传感器的出现。图像传感器作为现代社会获取视觉信息的一种电子元器件得到广泛应用。它将光信号转换成电信号，把美好的事物记录下来，给人们的生活带了直观图像，增加了生活的丰富性。从基本结构和原理上分，图

7、像传感器可划分为两类即CCD (英文Charge-Coupled Device的缩写, 电荷耦合器)和CMOS (英文 Complementary Metal Oxide Semiconductor的缩写, 互补金属氧化物场效应管)图像传感器。1.1 文章结构本文主要实现了以FPGA为核心CMOS图像传感器的硬件电路的设计。分章节依次介绍了CMOS图像传感器与FPGA的发展过程及其应用。第一章对CMOS图像传感器和FPGA做了系统的描述，对论文的主要研究工作做了基本的陈述。第二章介绍了CMOS图像传感器的工作原理、分类、与CCD的性能比较和CMOS图像传感器的具体应用。着重介绍了此次用到的CM

8、OS图像传感器LUPA 1300-2芯片，对芯片结构和功能板块依次进行了介绍。第三章介绍了FPGA的结构、发展和应用领域，着重介绍了Altera公司的FPGA芯片EP3C25Q240的结构和各个模块的功能。第四章介绍了硬件驱动电路的设计。对设计中用到的Cadence软件和电源以及传输电路分别进行了介绍。对复位电路以及PCB板设计时的封装和布线都做了详细的介绍。1.2 CMOS图像传感器的发展CMOS 图像传感器与 CCD图像传感器均属于固态图像传感器，早在二十世纪六十年代末人们就开始着手研究固态图像传感器，也就是说 CCD 图像传感器与 CMOS 图像传感器几乎是同时发展起来的。但由于当时工艺

9、水平比较低，导致制造出来的 CMOS 图像传感器成像质量比较差、分辨率低、噪声大以及光灵敏度较弱，以致人们认为其发展潜力不大，不再着重于对它的研究。故它的发展因此停止不前。而在同一时期出现的 CCD 图像传感器则可具有光灵敏度较强、噪声低等优点受到人们的喜爱。因此在过去 20 年，CCD一直是图像传感器市场的主力军。但进入二十一世纪以来，随着集成电路的发展，过去 CMOS 图像传感器存在的缺点现在都可以通过技术的提高得到克服。而且 CMOS 图像传感器还具有 CCD 图像传感器没有的一些优点，如在像素单元内集成了大器、供电电压低而且不需要 CCD 那么多的多路电源、内部集成数字信号处理模块及模

10、数转换器可实现数字和模拟多路输出。故在近十年来，CMOS 图像传感器得了广泛的应用。 CMOS 图像传感器的发展经历了 3 个阶段：第一是无源像素 (Passive Pixel Sensor即 PPS)阶段，第二是有源像素 (Active Pixel Sensor即APS)阶段，第三是数字像素 (Digital Pixel Sensor即 DPS)阶段。它的像素单元是由一个光电二极管一个MOS 组成，光电二极管将接受到的光信号转换成电信号，而 MOS 管则在像元阵列的控制电路作用下进行导通和断开操作完成积分和信号读出操作。在传感器进行光积分的过程中，MOS管一直处于断开状态，只有当积分完成之后

11、，MOS 管开始导通，光电二极管与垂直的列线连通，之前在光电二极管中积累的光生电荷被送往列线，在积分放大器的作用下转换成相应的电压读出。当光电二极管中存储的信号电荷被读出之后，MOS 管在外部复位信号的控制下再次断开，于是新一轮的积分读出又开始了。无源像素图像传感器像素单元结构比较简单而且占用面积也很小，在给定单元尺寸下，可获得很高的填充系数和量子效率。它的缺点是会形成固有模式噪声而且光灵敏度也较差。 它是由光电二极管、复位管、源极跟随放大器和行选读出晶体管组成。有源像素图像传感器的输出信号首先在源极跟随放大器中缓冲，然后在行选晶体管的控制下读出。在此结构中有一个独立的复位管对光电二极管进行复

12、位。它的积分读出操作如下：光照射到光电二极管上转换成信号电荷，信号电荷在源极跟随放大器中缓冲后输出到行选读出管，当读出管在控制电路作用下导通后，信号电荷输入到列总线上。然后读出管关闭，复位管开始对光电二级管复位。相对于无源像素图像传感器而言，有源像素图像传感器在像素单元结构中增加了有源放大器，从而减小了读出噪声，提高了读出速度。它的不足之处是像素单元结构变复杂了，故感光单元面积变小了。相对于其他逻辑系列,CMOS逻辑电路具有一下优点: 1.允许的电源电压范围宽,方便电源电路的设计 2.逻辑摆幅大,使电路抗干扰能力强 3.静态功耗低 4.隔离栅结构使CMOS期间的输入电阻极大,从而使CMOS期间

13、驱动同类逻辑门的能力比其他系列强得多。 1.3 FPGA配置硬件电路 随着电子技术、计算机应用技术和EDA技术的不断发展，利用FPGA进行数字系统的开发已被广泛应用于通信、航天、医疗电子、工业控股等邻域。与传统电路设计方法相比，FPGA具有功能强大、开发过程投资小、周期短、便于修改及开发工具智能化等特点。近年来，FPGA市场发展迅速，并且随着电子工艺不断改进，低成本高性能的FPGA器件推陈出新，从而促进了FPGA成为当今硬件设计的首选方式之一。 采用FPGA技术设计CCD图像传感器的驱动电路,数字视频信号处理电路,使原来复杂的电路设计变成只需两片FPGA芯片就能完成。同时,它能够很好的满足CC

14、D成像系统向高速小型化、智能化、低功耗发展的需求。从而提高了系统的集成度；而且使电路的抗干扰能力增强，提高了系统的可靠性和稳定性。FPGA主要生产厂商：Altera 、Xilinx 、Actel 、Lattice等，其中Altera作为世界老牌可编程逻辑器件的厂家，是当前世界范围内市场占有率最大的厂家，它和Xilinx主要生产一般用途FPGA，其主要产品采用RAM工艺。Actel主要提供非易失性FPGA，产品主要基于反熔丝工艺和FLASH工艺。1.4 论文的主要研究工作本文主要分析了CYPRESS公司的高分辨率CMOS图像传感器LUPA 1300-2芯片的工作方式。并对由Altera公司的Cy

15、cloneEP3C25Q240集成电路FPGA进行了分析。集合FPGA和CMOS的特点在Cadence环境下进行了基于FPGA的CMOS图像传感器的硬件电路的设计，设计以FPGA芯片为核心，设计了相应的外围电路。第二章 CMOS图像传感器2.1 CMOS图像传感器简介CMOS（Complementary Metal-oxide-semiconductor Image Sensor）图像传感器是一种采用CMOS工艺制造的图像传感器，最初是由NASA的喷气推动实验室发明的。发展初期，由于成像质量不高，CMOS图像传感器一直未得到广泛的重视和应用，所以在过去的十几年中，CCD图像传感器在图像传感器市

16、场上一直居于主宰地位。随着集成电路技术的飞速发展，CMOS图像传感器技术水平已经有了很大的进步，其分辨率、动态范围、灵敏度等指标明显提高。而且CMOS图像传感器采用标准的半导体工艺，其技术难度低于CCD工艺，拥有该工艺的厂家都可以生产CMOS图像传感器，因此CMOS图像传感器在最近十几年中迅速发展。2.1.1 CMOS图像传感器工作原理典型的CMOS图像传感器由像素单元阵列及辅助电路构成，图2-1为其原理框图。其中像素单元阵列主要实现光电转换功能，辅助电路主要完成驱动信号的产生、光电信号的处理、输出等任务。图2-1 CMOS图像传感器的原理框图像素单元阵列是由光电二极管和MOS场效应管阵列构成

17、的集成电路。在图2-1中，像素单元阵列X和Y方向排列成方阵，方阵中的每一个单元都有它的X、Y方向上的地址，并可分别由两个方向的地址译码器进行选择；每一列像素单元都对应于一个列放大器，列放大器的输出信号分别与由X方向地址译码器控制的模拟多路开关相连。在实际工作中，CMOS图像传感器在Y方向地址译码器的控制下依次接通每行像素单元的模拟开关，信号通过行开关传送到列线上，再通过X方向地址译码器的控制，传送到放大器。输出放大器的输出信号由A/D转换器进行模数转换，经预处理电路处理后通过接口电路输出。由于与电子CMOS工艺完全兼容，CMOS图像传感器可实现像素单元阵列、信号读出电路、信号处理电路和控制电路

18、的高度集成。典型的CMOS图像传感器主要由像素单元阵列、水平/垂直控制和时序电路、模拟信号读出处理电路、A/D转换电路、数字信号处理电路和接口电路等构成。通过A/D转换电路实现数字图像输出；片上功能可通过I2C接口电路控制。2.1.2 CMOS图像传感器的分类目前已研制出三大类CMOS图像传感器，即CMOS无源像素传感器(CMOSPPS)、CMOS有源像素传感器(CMOSAPS)和CMOS数字像素传感器(CMOSDPS)。在此基础上又研制出CM0S视觉传感器(CM0S Visual Sensor)、CM0S应力传感器(CM0S Stress Sensor)、CM0S对数极性传感器(Logpol

19、ar CM0S Sensor)、CM0S视网膜传感器(CM0S Retinal Sensor)、CM0S凹型传感器(CM0S Foveated Sensor)、对数变换形CM0S图像传感器(LogarithmicConverting CM0S Image Sensor)、轨对轨CM0S有源像素传感器(RailtoRail CM0S ActiVe Pixel Sensor)、单斜率模式CM0S图像传感器(Single Slope Mode CM0S Image Sensor)和CM0S指纹图像传感器(CM0S Finger Fringer Sensor)等。其中发展最快的是CM0S一PPS和CM

20、0S一APS。PPS结构简单，量子效率高，但是缺点是噪声大，并且不利于向大型阵列发展；APS在像素中加入了至少一个晶体管来实现对信号的放大和缓冲，改善了PPS的噪声问题，但恶化了阈值和增益的一致性，也减小了填充系数。2.1.3 CMOS与CCD的性能比较CCD和CMOS图像传感器作为固体图像传感器领域的竞争对手，两者在性能表现上各有优劣。1.灵敏度CCD图像传感器灵敏度较CMOS图像传感器高30%50%。CMOS图像传感器由于采用0.180.5 mm标准CMOS工艺，且采用低电阻率硅片须保持低工作电压，像素单元耗尽区深度只有12 mm，其吸收截止波长小于650 nm，导致像素单元对红光及近红外

21、光吸收困难。2.动态范围动态范围表示器件的饱和信号电压与最低信号阈值电压的比值。在可比较的环境下，CCD动态范围约较CMOS的高2倍。这主要是由于CCD器件噪声可控制在极低的水平。CMOS器件由于其芯片结构决定其噪声相对较大。3.暗电流标准CMOS图像传感器具有较高的暗电流，暗电流密度为1 nA/cm2量级，经过工艺最佳化后可降低到100 pA/cm2量级，而精心制作的CCD的暗电流密度为210 pA/cm2。4.电子快门CCD特别是内线转移结构具有优良的电子快门功能，由于器件可纵向从衬底排除多余电荷，电子快门功能几乎不受像素单元尺寸缩小的限制。CMOS图像传感器采用在不同时间对不同行进行曝光

22、的滚动快门方式解决此问题。这种方式减少了像素单元中的晶体管数，但在高性能应用中运动目标会出现明显的图像变形。此外可采用较大尺寸的像素单元以兼顾图像高性能和具有与CCD类似的同时曝光的电子快门功能。5.速度由于大部分相机电路和CMOS图像传感器在同一芯片上制作，信号及驱动传输距离缩短， CMOS图像传感器工作速度优于CCD。通常的CCD信号读出速率不超过70 Mpixels/s。CMOS图像传感器的设计者将模数转换(ADC)作在每个像素单元中，使CMOS图像传感器信号读出速率可达1000Mpixels/s。6、成像过程 CCD和 CMOS 使用相同的光敏材料，因而受光后产生电子的基本原理相同，但

23、是读取过程不同：CCD 是在同步信号和时钟信号的配合下以帧或行的方式转移，整个电路非常复杂，读出速率慢；CMOS 则以类似 DRAM 的方式读出信号，电路简单，读出速率高。 7、集成度 采用特殊技术的 CCD读出电路比较复杂，很难将A/D转换、信号处理、自动增益控制、精密放大和存储功能集成到一块芯片上，一般需要 38 个芯片组合实现，同时还需要一个多通道非标准供电电压。借助于大规模集成制造工艺，CMOS 图像传感器能非常容易地把上述功能集成到单一芯片上，多数 CMOS 图像传感器同时具有模拟和数字输出信号。 8、电源、功耗和体积 CCD 需多种电源供电，功耗较大，体积也比较大。CMOS 只需一

24、个单电源(3V5 V)供电，其功耗相当于 CCD 的 1/10，高度集成CMOS 芯片可以做的相当小。 2.1.4 CMOS的应用1、计算机领域 CMOS（Complementary Metal Oxide Semiconductor，本意是指互补金属氧化物半导体一种大规模应用于集成电路芯片制造的原料）是微机主板上的一块可读写的RAM芯片，用来保存当前系统的硬件配置和用户对某些参数的设定。CMOS可由主板的电池供电，即使系统掉电，信息也不会丢失。CMOS ROM本身只是一块存储器，只有数据保存功能，而对CMOS中各项参数的设定要通过专门的程序。 在计算机领域，CMOS常指保存计算机基本启动信息

25、(如日期、时间、启动设置等)的芯片。有时人们会把CMOS和BIOS混称，其实CMOS是中的一块只读的ROM芯片，是用来保存BIOS的硬件配置和用户对某些参数的设定。CMOS可由主板的电池供电，即使系统掉电，信息也不会丢失。 2、数码相机领域CMOS制造工艺也被应用于制作数码影像器材的感光元件（常见的有TTL和CMOS），尤其是片幅规格较大的单反数码相机。虽然在用途上与过去CMOS电路主要作为固件或计算工具的用途非常不同，但基本上它仍然是采取CMOS的工艺，只是将纯粹逻辑运算的功能转变成接收外界光线后转化为电能，再透过芯片上的模-数转换器（ADC）将获得的影像讯号转变为数字信号输出。 2.2 大

26、面阵CMOS图像传感器LUPA 1300-22.2.1 LUPA 1300-2简介LUPA 1300-2是高速的综合的高级扩展图像阵列，高灵敏度的CMOS图像传感器。LUPA 1300-2是有1280*1024有效像素点，14um*14um平方像素，光学格式为黑白或彩色数位输出，工作在500帧/s，它包含24个并行的10bit数模转换接口，支持片上10-bitADCs，具有12位差分信号连续串行输出，有随机可编程开窗读出，管道或者触发式全局快门，片上固定模式噪声修正，使用一个3线串行外设接口（SPI），有限值：2.5V3.3V，0°70°工作环境，功耗达1350mW，该传感

27、器有两个版本，一种是单色传感器，一种是基于Bayer彩色滤波阵列的彩色传感器，均被放置在一个168引脚的陶瓷PGA封装内。LUPA 1300-2被应用在高速计算机视觉、分析系统、智能运输系统、医学成像、工业成像等多个领域。其外形图如图2-2所示，LUPA 1300-2参数如表2-1所示。 图2-2 LUPA 1300-2参数规格主像素1280（行）*1024（列）像素尺寸14um*14um像素类型6T 像素架构像素率每通道630 Mbps的（串行LVDS12个输出）快门类型流水线和触发全局快门帧频500帧/s，1.3M像元数主时钟315兆赫，500帧开窗率（ROI）随机读出可编程的投资回报率高

28、达四多个窗口读出窗，翻转，镜像，可以读出和子采样ADC分辨率10位片上扩展动态范围多斜率（高达90分贝的光学动态范围）表2-1: LUPA 1300-2参数表格2.2.2 LUPA 1300-2芯片结构图2-3该传感器由一个像素阵列，模拟前端，数据块和LVDS输出端和接收端。用于SPI单独模块，时钟分频，和音序还集成了独立的模块。为1280 × 1024像素的图像传感器积极宣读了逐行扫描。此架构使可编程的X - 24像素的方向处理步骤，并在y的一个像素步骤的方向。该地址可以上传起点由SPI。 AFE的准备块数字数据信号时，数据复用和LVDS接口的准备。2.2.3 LUPA 1300-

29、2彩色滤波阵列LUPA 1300-2图像传感器有两个版本，一种是单色传感器，还有一种是基于Bayer彩色滤波阵列的彩色传感器。其Bayer RGB 彩色阵列如图3-3所示。传感器的(0,0)像素点位于蓝绿行绿色滤波器下,如图2-4所示。图2-4为了降低数字相机的成本与体积,生产厂家通常会采用单片CCD或CMOS图像传感器,并在其表面覆盖一层彩色滤波阵列,也称为CFA,CFA使每个像素只能获得物理三基色(红、绿、蓝)其中一种分量。其中,Bayer CFA应用最为广泛。为了获得全彩色图像,必须依靠插值获得丢失的两个颜色信息,这个过程通常被称为彩色插值,或是demosaicing(去马赛克)。2.2

30、.4 LUPA 1300-2数据传输模块图2-5LVDS即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至2V，因此它还能满足未来应用的需要。此技术基于ANSI/TIA/EIA-644LVDS接口标准。 第3章 FPGA简介3.1 FPFA概述目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里

31、面，这些可编辑的元件里也包含记忆元件例如触发器（Flipflop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。 FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA

32、上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。 CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。一个因此有关的重要区别是很多新的FPGA支持完全的或者部分的

33、系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而其他部分继续正常运行。3.2 Altera FPGAAltera 公司的总部位于美国加州的圣何塞，作为可编程单芯片系统（SOPC）方案的先行者，Altera将可编程逻辑技术、软件工具、IP和技术服务结合在一起。Altera公司的可编程逻辑产品分为高密度FPGA、低成本FPGA、和CPLD等3类，其中高端高密度FPGA有APEX系列和Stratix系列，低成本FPGA有ACEX和Cyclone系列，CPLD有MAX7000B、MAX3000A和MAX。可编程逻辑器件是指一切通过软件手段更改、

34、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。目前常用的可编程逻辑器件主要有简单的逻辑阵列（PAL/GAL）、复杂可编程逻辑器件（CPLD）和现场可编程逻辑阵列（FPGA）等3类。FPGA是在CPLD的基础上发展起来的新型高性能可编程逻辑器件，它一般采用SRAM工艺，也有一些专用器件采用Flash工艺或反熔丝工艺等。FPGA的集成度很高，其器件密度从数万系统门到数千万系统门不等，可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域。FPGA的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单

35、元、内嵌专用硬核等。完整的FPGA设计流程包括电路设计与输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证、板级仿真验证与调试等主要步骤。3.2.1 Cyclone FPGA平面布层设计中使用Cyclone系列的EP1C3T144和EP3C25Q240分别用来提供时序信号和处理数字视频信号，因此有必要详细介绍Cyclone FPGA结构及基本功能。Cyclone器件采用0.13m的工艺制造，其内部有逻辑阵列块（LAB）、锁相环（PLL）、RAM快，逻辑容量从291020060个逻辑单元（IE）。Cyclone FPGA平面布局如图3-1所示。 图 3-1Cyclone FPGA平面布局图

36、3.2.2 互联线资源在FPGA中，互连线资源起着非常关键的作用。在行列走线资源方面，如图所示，Cyclone FPGA内部有R4和C4两种走线，跨度分别为4个LAB的高度和宽度。FPGA可编程的灵活性在很大程度上都应归功于其内部丰富的互连线资源。互连线资源缺乏会导致设计无法布通，降低FPGA的可用性。而且，随着FPGA工艺的不断改进，设计中的走线延时往往超过逻辑延时，FPGA内部的走线资源的长短快慢，对整个设计性能起着决定性的作用。Cyclone器件沿袭了AlteraFPGA传统的行列走线的结构，在行列走线之间就是LAB块、RAM块或PLL块等功能模块，如图3-2所示。图 3-2Cyclon

37、e FPGA内部的互联线资源3.2.3 LAB与LE 逻辑阵列块（LAB）内部包含10个逻辑单元（LE）。LE是Cyclone FPGA内部最小的逻辑组成部分。一个LE主要是由一个4输入查找表（LUT）和一个可编程触发器，在加上一些辅助电路组成。LE有两种工作模式，正常模式和动态算术模式，分别参见如图3和图4。正常模式实现普通的组合逻辑功能；动态算术模式用来实现加法器、计数器和比较器等算数功能。在LE的正常模式下，LUT作为通用的4输入函数，实现组合逻辑功能。LUT的组合输出可以直接输出到行列走线，或者通过LUT链输出到下面LE的LUT输入端，也可以经过触发器的寄存后输出到行列走线。触发器同样

38、可以通过触发器链串起来用做移位寄存器。在不相关的逻辑功能中使用的LUT和触发起可以被打包到同一个LE中，而且同一个LE中的触发器的输出可以反馈到LUT中实现逻辑功能，这样可以增加资源的利用率，如图3-3所示。图3-3 LE正常模式图3-4 LE算术模式LE在算术模式下，4输入LUT被配置成4个2输入的LUT，用于计算两个数相加之“和”与“进位值”。值得一提的是，Cyclone FPGA在进位链的设计上，采用了全新的分层次进位结构。传统的FPGA进位链的路径延时是在LUT上级联产生的，也就是说，在进位链上每增加一个LUT，进位链延时就会相应增加一个LUT的延时。Cyclone的进位链有两个层次，半个LAB（包含5个LE）以内的进位链是一个层次，叫做“进位选择链”，而半个LAB之间的进位链是一个更高的层次，叫做“进位链”如图3-4所示。进位选择链（半个LAB以内）包括两条并行的子进位链