复旦大学微电子工艺VLSI-16第十六讲工艺集成

1、集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.011集成电路工艺原理 仇志军邯郸校区物理楼435室集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.012大纲大纲 第一章第一章 前言前言第二章第二章 晶体生长晶体生长第第三章三章 实验室净化及硅片清洗实验室净化及硅片清洗第四章第四章 光刻光刻第五章第五章 热氧化热氧化第六章第六章 热扩散热扩散第七章第七章 离子注入离子注入第八章第八章 薄膜淀积薄膜淀积第九章第九章 刻蚀刻蚀第十章第十章 接触与互连接触与互连第十第十一一章章 工艺集成工艺集成第十二章第十二章 未来趋势与挑战未来趋势与挑战集成电路工艺

2、原理第十一章第十一章 工艺集成工艺集成INFO130024.013MOS隔离技术隔离技术 栅结构及自对准技术栅结构及自对准技术铜互连技术铜互连技术先进先进CMOS集成工艺集成工艺集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.014 MOS IC的基本隔离技术的基本隔离技术MOS晶体管是自隔离，晶体管是自隔离，MOS可有较高的密度，但邻近的器件会可有较高的密度，但邻近的器件会有寄生效应。有寄生效应。希望场区的希望场区的VTF大，大，VTF要高于电源电压要高于电源电压34 V，保证寄生，保证寄生MOS管的电流小于管的电流小于1 pA。器件间距近或温度升高均会使器件间距近或

3、温度升高均会使VTF下降。下降。T从从25125 C，VTF下降下降2 V。集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.015 MOS IC的基本隔离技术的基本隔离技术增加场区增加场区VT的方法的方法 场氧化层增厚，是栅氧化层的场氧化层增厚，是栅氧化层的710倍倍 场氧化区下面增加掺杂浓度（场氧化区下面增加掺杂浓度（Channel-stop implant，沟道阻断注入沟道阻断注入 ）oxfAsCqNfFBTVV)2(22 集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0161、LOCOS局部氧化隔离技术局部氧化隔离技术(40nm)(80n

4、m)50 keV，11013 cm-2集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.017LOCOS工艺存在的问题工艺存在的问题1）鸟嘴效果）鸟嘴效果不利于集成度提高不利于集成度提高2）表面不平整）表面不平整不利于光刻和薄膜淀积不利于光刻和薄膜淀积集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.018改进的改进的LOCOS工艺工艺 PBL（polybuffered LOCOS）在在LPCVD Si3N4前，先淀积一层多晶硅，让多晶硅消耗前，先淀积一层多晶硅，让多晶硅消耗场氧化时横向扩散的场氧化时横向扩散的O。鸟嘴可减小至。鸟嘴可减小至0.1-0

5、.2m mm。集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.019PBL有利于集成度有利于集成度的提高的提高减少减少Si3N4对对硅衬底的应力硅衬底的应力集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.01102、STI（Shallow Trench Insulation） 浅沟槽隔离浅沟槽隔离LOCOS、PBL可用于技术节点可用于技术节点 0.35-0.5 m mm；0.35 m mm必须使用必须使用STI1）硅片清洗）硅片清洗2）垫底氧化）垫底氧化（20 nm）集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0111

6、3）LPCVD氮化硅氮化硅（100 nm）4）隔离区光刻）隔离区光刻5）浅沟槽刻蚀）浅沟槽刻蚀（0.5 m mm）集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.01126）热生长氧化硅阻挡层）热生长氧化硅阻挡层（20 nm）7）场区沟道阻断注入）场区沟道阻断注入 8）CVD 氧化硅充填沟槽氧化硅充填沟槽集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.01139）CMP平坦化平坦化10）刻蚀氮化硅退）刻蚀氮化硅退火致密化火致密化CVD氧化硅氧化硅 集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0114现代现代STI技术（

7、技术（CMOS）2）HDPCVD退火致密化退火致密化1）减少了沟道阻断）减少了沟道阻断注入注入USG（Un-doped Silicate Glass）：）：SiH4+O2+ArUSG + volatiles 集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.01153）CMP平坦化平坦化4）回刻氮化硅）回刻氮化硅和和USG集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0116栅结构及自对准技术栅结构及自对准技术早期为早期为SiO2金属栅（金属栅（Al栅），随着集成度的提高，需要降低栅），随着集成度的提高，需要降低VToxfAsCqNfFBTVV)

8、2(22 采用多晶硅栅后，采用多晶硅栅后，VT可以下降可以下降1.21.4 V多晶硅栅的其它优势：多晶硅栅的其它优势：可以通过掺杂改变可以通过掺杂改变 MS。如。如n-poly可以使可以使VT下降下降1.1 V，既工业界常用的双多晶栅既工业界常用的双多晶栅dual-poly（n & p）工艺。）工艺。多晶栅自对准技术，可以进一步提高集成度。多晶栅自对准技术，可以进一步提高集成度。且且Al不适合后期离子注入退火等高温不适合后期离子注入退火等高温铝栅也不利于减小源铝栅也不利于减小源-漏区的串联电阻漏区的串联电阻多晶硅栅（互连）多晶硅栅（互连）集成电路工艺原理第十一章第十一章 工艺集成工艺集

9、成INFO130024.01171、多晶硅栅自对准技术、多晶硅栅自对准技术集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0118LDDspacer多晶硅自对准技术多晶硅自对准技术1）LDD注入注入2）边墙形成）边墙形成集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.01193）离子注入退火）离子注入退火自对准硅化物工艺自对准硅化物工艺SALICIDE使得接触面积最大化，以降低接触电阻，使得接触面积最大化，以降低接触电阻，同时使接触更加靠近晶体管的沟道同时使接触更加靠近晶体管的沟道TiSi2，CoSi2，NiSi自对准离子注入自对准离子注入集成电

10、路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0120SALICIDE Process(a) Basic MOSFET structure fabricated SiO2sourcegatedrain(d) Selective removal of unreacted metal + 2nd anneal at 500-850 oCSiO2silicideSiO2silicideunreacted metal(c) 1st anneal at 300-700 CSiO2sourcegatedrainMetal Ti(b) Metal deposition集成电路工艺原理第十

11、一章第十一章 工艺集成工艺集成INFO130024.0121铜互连技术Copper / Low k Dual Damascene (DD)大马士革双镶嵌工艺大马士革双镶嵌工艺集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0122PVD Cu籽晶层籽晶层 ECP（电镀）（电镀）集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0123先进先进SOICMOS集成工艺集成工艺SOI五层五层Cu互连结构互连结构集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0124集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO1300

12、24.0125集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0126& Wafer cleaning集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0127& Wafer cleaning集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0128集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0129& alignment, exposure, PEB, development and inspectionEtch oxide & Sias alignment mar

13、ksmask0集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0130Strip PR and Screen OxideWafer cleaning集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0131Pad thermal oxidationLPCVD Nitride集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0132集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0133PR coating and pre-bakingmask1集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO1

14、30024.0134PEB, development & inspectionEtch pad oxide and nitride集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0135Strip PR & etch Si集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0136集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0137集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0138Strip nitride & oxideWafer cleaning集成电路工艺原理第十

15、一章第十一章 工艺集成工艺集成INFO130024.0139集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0140集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0141mask2PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0142集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0143集成电路工艺原理第十一章第十一章

16、 工艺集成工艺集成INFO130024.0144集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0145集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0146mask3PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0147集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0148集成电路工艺原理第十一章第十一章 工艺集成工

17、艺集成INFO130024.0149Strip PR & sacrificial oxideWafer cleaning集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0150集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0151集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0152集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0153mask4a-Si etchingPR coating and pre-baking, mask alignment & exposure, P

18、EB, development and inspection集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0154Strip PR, wafer cleaning, a-Si annealing and oxidationoxide集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0155集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0156mask5PR coating and pre-baking, mask alignment & exposure, PEB, development and inspect

19、ion集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0157集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0158集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0159集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0160mask6PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0161集成电

20、路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0162集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0163集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0164集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0165集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0166mask7PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection集成电路工艺原理第

21、十一章第十一章 工艺集成工艺集成INFO130024.0167集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0168集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0169集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0170PR coating and pre-baking, mask alignment & exposure, PEB, development and inspectionmask8集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0171集成电路工艺原理第十一章第十一

22、章 工艺集成工艺集成INFO130024.0172集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0173集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0174Ar2 Sputtering etching（SiO2及刻蚀清洗）集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0175集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0176集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0177集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0178集成

23、电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0179集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0180集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0181PR coating and pre-baking, mask alignment & exposure, PEB, development and inspectionmask8集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0182+Nitride集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0183

24、集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0184Ar2 sputtering etching集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0185集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0186集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0187集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0188Ar2 Sputtering etchingSOD=Spin On Dielectric集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0189Bulk Cu ECP & annealing集成电路工艺原理第十一章第十一章 工艺集成工艺集成INFO130024.0190集成电路工艺