数字逻辑电路刘常澍第二版课后作业答案

1、【題43】 分析SJP4.3电路的逻辑功能，写出丫)、匚的逻辑函数式，列岀 真值表，指出电路兄成什么逻辑功能。解：从给定逻辑图的输人到输出逐级写出増出的逻掘式，最后得到输出为y, = ABC + (X + « + C> (4B + .4C + BC)f=ABC + ARC + A'BC + A'B'C岭EC ±AC表A4.3题4.3的H值宸ABC片Yi000000011<10101Q011011001010101110111111由真值表A4. 3 nJ见，这是一个全加器电路。4、B、C为加数、被加数和来自 低位的进位是和，£是

2、进位输出。【题4.6】有一水箱山大、小两台水泵乩和呱供水.如DP4.6所示。水 箱屮设置3个水位检测元件A、B、C°水面低于恰测元件时检测元件给出高 电平;水面高于检测元件时，检测元件给出低电卩。现翌求当水位超过C点时 水泵停止JL作、水位低子C点而當于B点时Ms单独工作$水位低丁点而高丁 A点时八兀单独工作；水位低于A点时Mt和见同时丁作。试弔门电路设计一 个控制两件水泵的逻辑申.路,要求电路尽量简单。S:假设以M叭分别代衣人、小两吓水泵简丄戒松为1时表厢水聚工作， 为0旳表窑木泵停止工忡“冋时以0我示检测冗件航出的低电平表示检觇 元件檢出的惴电平便可列出表A4"的真值表

3、。由于不可能出现水哎高于C 和低于左或也也不会出现水位高于B而低于也斯口朋C的厦價不可能岀现 01O.W0 101J10.宜将A BC CBX和朋旷作为约束项魁理"从直信表写出叭皿的邂辑弍Ms = A'B'C+ABCMI=A 'BC+ABC=BC* A4-610-4,6的專值乘AffcP0u000«1iD110XXft11(1I10IIXX101XXI1»XX11111未考虑约束项考虑约束项J x如HllVIf1(xXJ1«+2FV<Hll10<1<1X1XX1XJUM 1-NQAnI a 4.101弓出图P4.

4、 10中乙&八Z、的逻坍函数式并化简为最简的与 或表达式。译码器74HC42的逻辑图见图。23图 P4.10解：山图P4. 10电路可育接写出z, =r;r;r;# = m'npq + wnpq + mnpq7,z =y；Y；Y；'=怦 N'PQ' + M'NP'Q + M/V'P'0'z, =r;r;y;/ = mnpq + hnpq + mnpq由于74HC42是具有拒绝伪码功能的二-十进制译码器，在输人为 厂UH0-1111时并耳均无输岀信号，所以可将4/的州、码倂,0、 AiAlAiA；A.v,AiAiAi

5、A；AtA0作为Z,厶 和Z、的约束项处理。在图 A4. 10的匸诺图I:可见，利用这些约束项可将乙厶、Z,化简为Z, = M'/V'P'Q + NPQ + NPQz2 = MQ1 + NPQ + N'PQ'& = MQ + NPQ' + NTQ110000N'PQ01NP百NPQn111010NPfQMQ(b) Z2图 A4. 100000uX4 j X00XX(a)Z,0000u0Xlx yX11Xla1000u丄000CTX厂XXIs?01X11NfPO(c)Z>S4.14用3线8线译码器74HCI38和门电路设i|

6、1位一.进制仝滅器电胳。输入为被裁数、减数和来自低位的借位;输出为两数之差和向髙位的借位信号。解：« w.为被减数、N,为减数厲为来自低位的借位，几为差数上c为向高位的借位，那么町列出一位全城器的真值表表A414一位全祓溺的真值衷N,«.9B;0000000111010110110I10010101001100011111由真值表A4. 14得到1,和B.的逻辑式，并化成由译码器输出Y； - Y；表示的形式YOY,Y>Y3Y4YSYeY,卜AlAOs &即町得到如图A4. 14的全减器屯路。N,B, <=M；/V 咼，+ 艸打 + MNfi；, _=艸:

7、丫;ri YH.=那V0 + 嵐晦 + M；此B“ M,九1E 4.14H4.21设卄用3个开关控制一个屯灯的逻揖电路，要求改变枉何一个 开关的状态都能控制电灯由亮变火或肴11灭变亮口要求用数据选择器来实现。解：以A上工表小=卩双付开关并用0和1分别表示开关的两亍状态 以F农示灯的状态用1表示亮用0黃小灭°设ABC = <MJO时1 =0,从这个状 态斤蛤，单迪改童任何一个幵关的状态的状态邯费变化据此列出尸与4趴 Q之间逻辑茏系的贡值* A4,2luIt A4.214.21的真值喪从密值表写出逻辑式y =+ AC1 + AC 十 ABC产生卜述三变量逻辑函数用具冇厲位地址输人的

8、4选I数据选种塔即可, 4进1数据选择器输岀的逻辑式可写为F - AA % t 沖：九 P, + A/訂厲 + 4/0 S只叢令數站迭择器的辎人为乩 詡九詡心=6二G"严如图A4.2I 所示，別数据选择器杓输出即为夏求得到的凿数斗c ««b2% D D, I4A'A.Mux41¥圏 A4.21注意：选择不同的输入信号接数据选择器不同的地址输入端口，所设计的电路 图是不同的。另解：假设令 Ai=A,Ao=B 或 Ai=B,Ao=A,那么 Do=C,Di=C',D2=C',D3=C.假设令 Ai=B,Ao=C 或 Ai=C,Ao=B，

9、贝U Do=A,Di=A；D2=A',D3=A.【題轨23】 用8选1数据选择器74HC15L虬图43. 24设讣一个组合逻 辑电路。该电路自3个输入逻辑变绘仏和1个T-杵状态控制变# 当 M = Q时电貉实现二意见一 ST功能状态一致时描出为1*香則输岀为 U，而酎二1时电路实现“多数表决功能“卩输出与八中名数曲状态一致。解：根据题意可列出表A4. 23所示的真值表。表中用Z表示输岀逻辑 变肌表A4鮎題4. 23的真值衰M4ffczMAbc200001100t000u101011I00010Q1Q1100*11Q11)1I10100011ui0101011011QI10011101011111I111山直值表写出逻弭式为Z 二(AfH'C, + ABOM' > ( AC + ABfC + ABC + ABC)MX A C* * Mf + A B C < 0 4 AfBCr 0 + A BC M + ABfC' 0+ ABfC * W + ARC' M + ABC 1ffl74HC15J接成的电路如图A4. 23所示其中铁"儿詡人=