EDA技术P1- 概述

1、1EDAEDA技术技术数字设计基础数字设计基础任课教师：于国庆任课教师：于国庆 电话：电话子邮箱：电子邮箱：HBKDEDA 密码：密码：123456办公地点：办公地点：C2052什么是什么是EDA？ 现代电子设计的核心是现代电子设计的核心是EDA。 EDA即电子设计自动化，是即电子设计自动化，是Electronic Design Automation的英文缩写。的英文缩写。 EDA技术是技术是在电子在电子CAD技术基础上发展起来的计算机软技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、

2、信息处理及智能化用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。技术的最新成果，进行电子产品的自动设计。3EDA做什么？做什么？具体讲就是：具体讲就是： 以大规模可编程逻辑器件为以大规模可编程逻辑器件为设计载体设计载体 以硬件描述语言以硬件描述语言HDL(Hardware Description Language)为系统逻辑描述的为系统逻辑描述的主要表达方式主要表达方式 以计算机、大规模可编程逻辑器件的开发软件及实以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为验开发系统为设计工具设计工具 自动完成自动完成 用软件的方式设计的电子系统到硬件系统的用软件的

3、方式设计的电子系统到硬件系统的 逻辑编译、逻辑化简、逻辑分割、逻辑综合逻辑编译、逻辑化简、逻辑分割、逻辑综合、 优化、逻辑布局布线、逻辑仿真优化、逻辑布局布线、逻辑仿真 直至完成对于特定目标芯片直至完成对于特定目标芯片 适配编译、逻辑映射、编程下载等工作适配编译、逻辑映射、编程下载等工作 最终形成最终形成集成电子系统或专用集成芯片集成电子系统或专用集成芯片。4EDA是怎么发展起来的？是怎么发展起来的？EDA技术伴随着计算机、集成电路、电子系统设计技术伴随着计算机、集成电路、电子系统设计的发展，经历了的发展，经历了三个发展阶段三个发展阶段 Computer Assist Design (计算机辅

4、助设计，简称计算机辅助设计，简称CAD) Computer Assist Engineering Design (计算机辅助工程设计，简称计算机辅助工程设计，简称CAE) Electronic Design Automation (电子设计自动化，简称电子设计自动化，简称EDA）5EDA是怎么发展起来的？是怎么发展起来的？Computer Assist Design Phase (CAD 阶段，20th century 70s ） 早期电子系统硬件设计采用分立元件，随集成电路的出现和应用，硬件设计进入到发展的初级阶段：选用中小规模标准集成电路，焊接在电路板上，做成初级电子系统，对电子系统的调试

5、是在组装好的PCB(Printed Circuit Board)板上进行的。 20世纪世纪70年代，年代，MOS工艺得到广泛应用，可编程逻辑技术及其器工艺得到广泛应用，可编程逻辑技术及其器件问世，计算机作为运算工具已在科研领域广泛应用。后期件问世，计算机作为运算工具已在科研领域广泛应用。后期CAD概念已见雏形，开始用计算机取代手工劳动，辅助进行集概念已见雏形，开始用计算机取代手工劳动，辅助进行集成电路版图编辑、成电路版图编辑、PCB布局布线等工作。布局布线等工作。最具代表性产品是美国ACCEL公司开发的Tango布线软件。由于PCB布图布线工具受计算机工作平台制约，其支持的设计工作有限且性能比

6、较差。6EDA是怎么发展起来的？是怎么发展起来的？Computer Assist Engineering Design Phase (CAE 阶段， 20th century 80s ） 20世纪80年代，集成电路设计进入CMOS时代，相继出现了微处理器、随机存储器、只读存储器及支持定制单元电路设计的硅编辑、掩膜编程的门阵列，如标准单元的半定制设计方法以及可编程逻辑器件(PAL和GAL) ，可以用少数几种通用的标准芯片实现电子系统的设计。 早期EDA工具以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心，重点解决电路设计没有完成之前的功能检测等问题。设计师能在产品制作之前预知产品的功能与性能

7、，能生成产品制造文件，在设计阶段对产品性能的分析前进了一大步。 随着VLSI和多层PCB的设计要求，计算机图形工作站的问世和PC机的发展，进入初级的具有自动化功能的EDA时期。7EDA是怎么发展起来的？是怎么发展起来的？Electronic Design Automation Phase (EDA 阶段， 20th century 90s ） 20世纪90年代，设计师逐步从使用硬件转向设计硬件，从单个电子产品开发转向系统级电子产品开发(即片上系统集成，System on a chip 即 SOC)。EDA工具以系统机设计为核心，包括系统行为级描述与结构综合，系统仿真与测试验证，系统划分与指标分

8、配，系统决策与文件生成等一整套的电子系统设计自动化工具。不仅具有电子系统设计的能力，而且能提供独立于工艺和厂家的系统级设计能力，具有高级抽象的设计构思手段。 随具有适合层次描述和混合信号描述的硬件描述语言(如VHDL、AHDL或Verilog-HDL)的标准化进一步确立，。EDA技术已经渗透到电子系统与集成电路设计的各个环节，发展十分迅速。形成了一种区别于传统设计的思想和方法，可以说是对电子设计的一个革命。 8EDA现代发展状况如何？现代发展状况如何？EDA技术在进入21世纪后，得到了更大的发展：在FPGA上实现DSP成为可能，有力推动了软件无线电发展；嵌入式软核的成熟，使得SOPC步入大规模

9、应用阶段；使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出。电子技术全方位纳入EDA领域；更大规模的FPGA和CPLD器件的不断推出； EDA使得电子领域各学科的界限更加模糊，更加互为包容；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认； SoC高效低成本设计技术的成熟；系统级、行为验证级硬件描述语言（System C）出现，使复杂电子系统的设计和验证趋于简单。9EDA技术实现目标技术实现目标利用利用EDA技术进行电子系

10、统设计，最后的目标是：技术进行电子系统设计，最后的目标是： 完成专用集成电路ASIC的设计和实现及PCB的设计实现，ASIC做为最终的物理平台，集中容纳了用户通过EDA技术将电子应用系统的既定功能和技术指标具体实现的硬件实体。ASIC（Application Specific Integrated Circuit ）：就是具有专门用途和特定功能的独立集成电路器件。EDA技术可通过三种途径来完成技术可通过三种途径来完成ASIC目标目标：SOC： SYSTEM ON A CHIPSOPC： SYSTEM ON A PROGAMMABLE CHIP模拟模拟ASIC为另一学科为另一学科途径1：超大规模

11、可编程器件途径2：半定制或全定制ASIC途径3：混合ASIC数字数字ASIC 10EDA技术实现目标技术实现目标1. 超大规模可编程逻辑器件超大规模可编程逻辑器件 FPGA（Filed Programmable Gate Array)和和 CPLD (Complex Programmable Logic Device) 是实现这一途径的主流器件，特点是是实现这一途径的主流器件，特点是: 直接面向用户，具有极大的灵活性和通用性；直接面向用户，具有极大的灵活性和通用性； 硬件测试和实现快捷、开发效率高，上市时间短；硬件测试和实现快捷、开发效率高，上市时间短； 成本低、技术维护简单、工作可靠。成本低

12、、技术维护简单、工作可靠。 这类器件通常被称作可编程专用这类器件通常被称作可编程专用IC或可编程或可编程ASIC 11EDA技术实现目标技术实现目标2. 半定制或全定制半定制或全定制ASIC门阵列门阵列ASIC标准单元标准单元ASIC全定制法全定制法 是一种基于晶体管是一种基于晶体管级的，手工设计版图的制造级的，手工设计版图的制造方法。方法。半定制法半定制法 是一种约束性设计是一种约束性设计方式，约束的目的是简化设方式，约束的目的是简化设计，缩短设计周期，降低设计，缩短设计周期，降低设计成本，提高设计正确率。计成本，提高设计正确率。基于基于EDA技术的半定制或全定制技术的半定制或全定制ASIC

13、可统称为掩模可统称为掩模ASIC。 与可编程与可编程ASIC相比：相比： 不具备面向用户的灵活多样和可编程性不具备面向用户的灵活多样和可编程性 12EDA技术实现目标技术实现目标 采用门阵列芯片，芯片中预定制相连的采用门阵列芯片，芯片中预定制相连的PMOS、NMOS晶晶体管行，设计者借助体管行，设计者借助EDA工具将原理图或硬件描述语言模型工具将原理图或硬件描述语言模型映射为相应门阵列晶体管配置，创建一个指定的金属互连路映射为相应门阵列晶体管配置，创建一个指定的金属互连路径文件（提供给生产厂家），完成门阵列径文件（提供给生产厂家），完成门阵列ASIC开发。开发。 门阵列也称之为门阵列也称之为M

14、PGA（可编程门阵列），与（可编程门阵列），与FPGA不同，不同，不是用户可编程。为一次性芯片。不是用户可编程。为一次性芯片。 FPGA技术源自技术源自MPGA。门阵列门阵列ASIC13EDA技术实现目标技术实现目标使用标准单元库设计的使用标准单元库设计的ASIC，这类芯片一般称作：，这类芯片一般称作： Cell-based Integrated Circuits（基于单元的的集成电路）（基于单元的的集成电路）库中包含不同复杂程度的逻辑元件，如库中包含不同复杂程度的逻辑元件，如 SSI逻辑块（小规模数字集成电路逻辑块（小规模数字集成电路 ）、 MSI逻辑块（中规模数字集成电路逻辑块（中规模数字

15、集成电路 ）、 IP（intellectual property rights circuits ，知识产权电路） 数据通道模块、数据通道模块、 存储器存储器 、 以及系统级模块。以及系统级模块。库包含每个逻辑单元在硅片级的完整布局，设计者只需利用库包含每个逻辑单元在硅片级的完整布局，设计者只需利用EDA软件工具与逻辑块描述打交道即可，完全不必关心电软件工具与逻辑块描述打交道即可，完全不必关心电路布局的细节。标准单元布局中，所有扩散、接触点、过路布局的细节。标准单元布局中，所有扩散、接触点、过孔、多晶通道及金属通道都已完全确定。孔、多晶通道及金属通道都已完全确定。 设计者通过设计者通过EDA软

16、件产生的描述文件给生产厂家即可生产软件产生的描述文件给生产厂家即可生产ASIC。 标准单元标准单元ASIC14EDA技术实现目标技术实现目标全定制芯片中，在针对特定工艺建立的设计规全定制芯片中，在针对特定工艺建立的设计规则下，设计者对于电路的设计有完全的控制权，如则下，设计者对于电路的设计有完全的控制权，如线的间隔和晶体管大小的确定。该领域的一个例外线的间隔和晶体管大小的确定。该领域的一个例外是混合信号设计，使用通信电路的是混合信号设计，使用通信电路的ASIC可以定制可以定制设计其模拟部分。设计其模拟部分。全定制全定制ASIC15EDA技术中的硬件描述语言技术中的硬件描述语言 硬件描述语言HD

17、L是EDA技术的重要组成部分，主要有VHDL、Verilog HDL、ABEL、AHDL、SystemVerilog和SystemC。 其中VHDL、Verilog在现在EDA设计中使用最多，也拥有几乎所有的主流EDA工具的支持。而SystemVerilog和SystemC这两种HDL语言还处于完善过程中。 超高速集成电路硬件描述语言超高速集成电路硬件描述语言（VHSIC Hardware Deseription Languagt，简称，简称VHDL），），是是IEEE的一项标准设计语言。它源于美国国防部提出的超高速的一项标准设计语言。它源于美国国防部提出的超高速集成电路（集成电路（Very

18、High Speed Integrated Circuit，简称，简称VHSIC）计划，是计划，是ASIC设计和设计和PLD设计的一种主要输入工具。设计的一种主要输入工具。本课重点介绍它的编程方法和使用技术。VHDL语言语言 是是Verilog公司推出的硬件描述语言，在公司推出的硬件描述语言，在ASIC设计方面与设计方面与VHDL语言平分秋色。语言平分秋色。Veriolg HDL 16EDA技术中的硬件描述语言技术中的硬件描述语言 1、VHDL语言具有很强的电路描述和建模能力，能从多个层语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计次对数字系统进

19、行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。任务，提高了设计效率和可靠性。2、VHDL具有了与具体硬件电路无关和与设计平台无关的特性，具有了与具体硬件电路无关和与设计平台无关的特性，并且具有了良好的电路行为描述和系统描述能力，在语言并且具有了良好的电路行为描述和系统描述能力，在语言易读性和层次化结构化设计方面表现了强大生命力和应用易读性和层次化结构化设计方面表现了强大生命力和应用潜力。潜力。3、用、用VHDL进行电子系统设计，设计者可以专心致力于其功能进行电子系统设计，设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费的实现，而不需要对不影响功能

20、的与工艺有关的因素花费过多时间和精力。过多时间和精力。VHDL语言语言 的特点：的特点： 17Think Back ：传统的系统硬件设计方法传统的系统硬件设计方法基本步骤：基本步骤：1. 根据任务要求设计各单元原理电路根据任务要求设计各单元原理电路2. 完成印制电路板完成印制电路板3. 各单元电路调试各单元电路调试4. 整个系统电路调试整个系统电路调试18【例】设计三人表决电路（【例】设计三人表决电路（A、B、C）。每人一个）。每人一个按键，如果同意则按下，不同意则不按。结果用指按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。示灯表示，多数同意时指示灯亮，否

21、则不亮。1.首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义。的含义。 三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 Y，多数赞成时是“1”，否则是“0”。2.根据题意列出真值表根据题意列出真值表Think Back ：传统的系统硬件设计方法传统的系统硬件设计方法19ABC000111100100100111ABACBCCABCABY 3.化简化简：Think Back ：传统的系统硬件设计方法传统的系统硬件设计方法204.根据逻辑表达式画出逻辑图根据逻辑表达式画出逻辑图。CABCABY& 1&AB BCYThink Back ：传统的系统硬件设计方法传统

22、的系统硬件设计方法21注：用注：用PROTEL99完成的印刷电路板完成的印刷电路板5.手工完成印制板手工完成印制板、焊接、测试、焊接、测试Think Back ：传统的系统硬件设计方法传统的系统硬件设计方法22Let us look at ：利用硬件描述语言的电路设计方法利用硬件描述语言的电路设计方法1. 文本或者图形编辑文本或者图形编辑2. 功能仿真功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）3. 逻辑综合逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系

23、。4. 布局布线布局布线：调入厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内5. 时序仿真：时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真）6. 编程下载：编程下载：确认仿真无误后，将文件下载到芯片中23Let us look at ：利用硬件描述语言的电路设计方法利用硬件描述语言的电路设计方法【例】【例】LIBRARY IEEE; -打开库USE IEEE.STD_LOGIC_1164.ALL; -使用库中STD_LOGIC_1164程序包所有内容ENTITY majority_voter IS -定义一实体 PORT(SW : IN

24、 std_logic_vector(3 DOWNTO 1); L : OUT std_logic); END majority_voter; ARCHITECTURE concurrent OF majority_voter IS -定义一结构体 BEGIN WITH SW SELECT L = 1 WHEN 011, 1 WHEN 101, 1 WHEN 110, 1 WHEN 111, 0 WHEN OTHERS;END concurrent; 24Let us look at ：利用硬件描述语言的电路设计方法利用硬件描述语言的电路设计方法时序仿真时序仿真2514 利用硬件描述语言的电路设

25、计方法利用硬件描述语言的电路设计方法计算机计算机CPLD/FPGA编程下载编程下载26Conclusions：EDA优势优势EDA技术优势：技术优势：1)采用硬件描述语言作为设计输入，大大降低设计成本，缩短采用硬件描述语言作为设计输入，大大降低设计成本，缩短设计周期。设计周期。2)库的引入。库都是库的引入。库都是EDA公司与半导体厂商共同开发的。公司与半导体厂商共同开发的。3)极大地简化了设计文档的管理。极大地简化了设计文档的管理。4)极大地提高了大规模系统电子设计的自动化程度。极大地提高了大规模系统电子设计的自动化程度。5)设计者拥有完全的自主知识产权，再无受制于人之虞。设计者拥有完全的自主

26、知识产权，再无受制于人之虞。6)良好的移植性与可测试性，为系统开发提供可靠保证。良好的移植性与可测试性，为系统开发提供可靠保证。7)能将所有环节纳入统一的自顶向下设计方案中。能将所有环节纳入统一的自顶向下设计方案中。8) 系统板设计结束后仍可利用计算机对硬件系统进行完整测试。系统板设计结束后仍可利用计算机对硬件系统进行完整测试。9) 开发技术的标准化、规范化以及开发技术的标准化、规范化以及IP核的可利用性。核的可利用性。27EDA的的ASIC设计流程设计流程28面向面向FPGA的开发流程的开发流程一个完整的、典型的一个完整的、典型的EDA设计流程既是自顶向下设计方法的设计流程既是自顶向下设计方

27、法的具体实施途径，也是具体实施途径，也是EDA工具软件本身的组成结构。工具软件本身的组成结构。 原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能时序与功能门级仿真门级仿真逻辑综合器逻辑综合器结构综合器结构综合器1：功能仿真：功能仿真2：时序仿真：时序仿真1：ISP方式下载方式下载2：JTAG方式下载方式下载3、针对、针对SRAM结构的配置结构的配置4、OTP器件编程器件编程功能仿真功能仿真29面向面向FPGA的开发流程的开发流程一个完整的、典型的一个完整的、典型的EDA设计流程既是自顶向下设计方法的设计流程既是自顶向下设计方

28、法的具体实施途径，也是具体实施途径，也是EDA工具软件本身的组成结构。工具软件本身的组成结构。 1、设计输入1）图形输入）图形输入 2）硬件描述语言文本输入）硬件描述语言文本输入 原理图输入方法原理图输入方法状态图输入方法状态图输入方法波形图输入方法波形图输入方法30面向面向FPGA的开发流程的开发流程设计输入状态图输入方法就是根据电路的控制条件和不同的转换方式，用绘图的方法，在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合成电路网表。波形图输入方法则是将待设计的电路看成是一个黑盒子，只需告诉EDA工具该黑盒子电路的输入和输出时序波形图，EDA工具

29、即能据此完成黑盒子电路的设计。原理图输入方法是一种类似于传统电子设计方法的原理图编辑输入方式，即在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图。原理图由逻辑器件（符号）和连接线构成，图中的逻辑器件可以是EDA软件库中预制的功能模块，如与门、非门、或门、触发器以及各种含74系列器件功能的宏功能块，甚至还有一些类似于IP的功能块。31面向面向FPGA的开发流程的开发流程设计输入硬件描述语言文本输入 这种方式与传统的计算机软件语言编辑输入基本一致，就是将使用了某种硬件描述语言（HDL）的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 文本输入方法克服了原理图输入法存在弊

30、端: 随着设计规模增大，设计的易读性迅速下降，对于图中密密麻麻的电路连线，极难搞清电路的实际功能； 一旦完成，电路结构的改变将十分困难，因而几乎没有可再利用的设计模块； 移植困难、入档困难、交流困难、设计交付困难，因为不可能存在一个标准化的原理图编辑器32面向面向FPGA的开发流程的开发流程 让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计排除错误。分为功能仿真和时序仿真两种不同级别的仿真测试。2. 仿真仿真功能仿真：是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能能否满足原设计要求的过程。 不涉及任何具体器件的硬件特性。时序仿真：接近真

31、实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，为高精度仿真。 由针对具体器件的适配器产生的仿真文件，包含了精确的硬件延迟信息。（前仿真）（前仿真）（后仿真）（后仿真）33面向面向FPGA的开发流程的开发流程 （Synthesis）:把抽象的实体结合成单一或统一的实把抽象的实体结合成单一或统一的实体，把设计抽象层次中的一种表示转化成另一种表示过程。体，把设计抽象层次中的一种表示转化成另一种表示过程。 定义：将电路的高级语言（如行为描述）转换成低级的，可与FPGACPLD的基本结构相映射的网表文件或程序。3.综合是一个是一个“翻译翻译”过过程程意义：综合是 EDA设计的一个重要环节，有

32、了综合技术才可能使 HDL源程序描述的行为变成真正的物理逻辑。34面向面向FPGA的开发流程的开发流程事实上，设计过程的每一步都可称为一个综合环节 从高层次的行为描述开始； 以最底层的结构描述结束； 每个综合步骤都是上一层次的转换。综合1、自然语言综合2、行为综合3、逻辑综合4、结构综合从自然语言表述转换到从自然语言表述转换到VHDL语言算法的表语言算法的表述。述。从算法表述转换到寄存器传输级（从算法表述转换到寄存器传输级（Register Transport Level，RTL）表述，即从行为域）表述，即从行为域到结构域的综合。到结构域的综合。从从RTL级表述转换到逻辑门（包括触发器）级表述

33、转换到逻辑门（包括触发器）的表述。的表述。从逻辑门表述转换到版图表述（从逻辑门表述转换到版图表述（ASIC设计），设计），或转换到或转换到FPGA的配置网表文件，又称为版的配置网表文件，又称为版图综合。图综合。35面向面向FPGA的开发流程的开发流程综合器不是机械的一对一翻译： 根据设计库、工艺库以及预先设置的各类约束条件 选择最优的方式完成电路结构的形成。 是选择一种能充分满足各项约束条件且最低成本的实现方案。综合一般约束条件可分为三种： 设计规划 时间约束 面积约束时间约束优先于面积约束36面向面向FPGA的开发流程的开发流程综合注意：不同的综合器可能综合出在结构和功能上并不完全相同的电路

34、系统。原因：VHDL方面的IEEE标准，主要指文档表述、行为建模及仿真，而电子线路设计方面，VHDL并没有全面标准化。因此：我们在设计过程中必须尽可能的了解所用综合器的基本特性。37面向面向FPGA的开发流程的开发流程适配器也称结构综合器，功能是将综合产生的网表文件配置适配器也称结构综合器，功能是将综合产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。格式的文件。 4. 适配适配 (布线布局布线布局)通常通常EDA软件中综合器由第三方软件中综合器由第三方EDA公司提供公司提供 适配器由适配器由FPGA/C

35、PLD供应商提供供应商提供 所作工作：所作工作： 1、将综合后的网表文件针对某一具体器件进行逻辑映射操作，、将综合后的网表文件针对某一具体器件进行逻辑映射操作，包括：底层器件配置、逻辑分割、优化、布局布线操作。包括：底层器件配置、逻辑分割、优化、布局布线操作。 2、适配完成后可利用适配器所产生的仿真文件作精确的时序、适配完成后可利用适配器所产生的仿真文件作精确的时序仿真。仿真。38面向面向FPGA的开发流程的开发流程把适配器生成的下载或配置文件，通过编程器或编程电缆向把适配器生成的下载或配置文件，通过编程器或编程电缆向FPGA或或CPLD进行下载，以便进行硬件调试和验证。进行下载，以便进行硬件

36、调试和验证。（Hardware Dbugging）。）。 5. 下载和硬件测试对对CPLD的下载称为编程的下载称为编程对反熔丝结构和对反熔丝结构和FLASH结构的结构的FPGA下载称为编程下载称为编程对对FPGA专用配置专用配置ROM的下载称为编程的下载称为编程对对FPGA中的中的SRAM进行直接下载的方式称为配置。进行直接下载的方式称为配置。39IP ( Intellectual Property )核核IP核：就是知识产权核或知识产权模块的意思，即用于ASIC或FPGA/CPLD中的预先设计好的电路模块，分为软IP、固IP和硬IP。软IP-用VHDL等硬件描述语言描述的功能块，但是并不涉及

37、用什么具体电路元件实现这些功能。 通常以通常以HDL源文件提供，设计投入少、灵活性适应性强，设计源文件提供，设计投入少、灵活性适应性强，设计者发挥空间大；弱点是需适当修正以适应整体设计，在性能上未获者发挥空间大；弱点是需适当修正以适应整体设计，在性能上未获得全面优化得全面优化。固IP-完成了综合的功能块。硬IP-供设计的最终阶段产品：掩膜。以网表文件的形式提交客户使用，如客户和固以网表文件的形式提交客户使用，如客户和固IP使用同一使用同一IC生生产线的单元库，其应用的成功率会很高。产线的单元库，其应用的成功率会很高。将特定的功能电路直接固化在芯片中。设计深度高，但灵活性较小。将特定的功能电路直

38、接固化在芯片中。设计深度高，但灵活性较小。40IP ( Intellectual Property )核核前面讲的半定制前面讲的半定制ASIC设计中标准单元库设计的设计中标准单元库设计的ASIC，其，其标准单元库（标准单元库（Standard Cell libray）的功能单元就是）的功能单元就是IP的一种的一种形式。用户十分乐于使用成熟、优化的单元完成自己的设计，形式。用户十分乐于使用成熟、优化的单元完成自己的设计，以提高效率、减小设计风险。以提高效率、减小设计风险。 现在的IP库已经包含如8051、ARM、PowerPC等微处理器、TMS320C50等DSP数字信号处理器、MPEG-II、

39、JPEG等数字信息压缩/解压缩在内的大规模IC模块。任何人都可设计自主版权的IP，形成一种保护和利益形式。但应符合以下条件：1、必须是为了易于重用而按嵌入式应用专门设计的；2、必须实现IP模块的优化设计；3、需符合IP标准。41基于基于VHDL的的Top-Down设计方法设计方法编辑编辑综合综合适配适配下载下载42 所谓 Top-Down 的设计过程是指从系统硬件的高层次抽象描述向最底层物理描述的一系列转换过程 。 基本步骤： 由功能级、行为级描述开始； 寄存器传输（RTL)级描述为第一个中间结果； 再将 RTL 级描述由逻辑综合得到网表（Net-list）或电路图； 由网表即可自动生成现场可

40、编程门阵列（FPGA）/复杂可编程逻辑器件（CPLD）或专用集成电路（ASIC） 最终得到电路与系统的物理实现 。 基于基于VHDL的的Top-Down设计方法设计方法43采用自顶向下的设计方法有如下优点: (1) 自顶向下设计方法是一种模块化设计方法模块化设计方法。对设计的描述从上到下逐步由粗略到详细，符合常规的逻辑思维习惯。由于高层设计同器件无关，设计易于在各种集成电路工艺或可编程器件之间移植。 (2) 适合多个设计者同时进行设计适合多个设计者同时进行设计。随着技术的不断进步，许多设计由一个设计者已无法完成，必须经过多个设计者分工协作完成一项设计的情况越来越多。在这种情况下，应用自顶向下的设计方法便于由多个设计者同时进行设计，对设计任务进行合理分配，用系统工程的方法对设计进行管理。 基于基于VHDL的的Top-Down设计方法设计方法 针对具体的设计，实施自顶向下的设计方法的形式会有所不同，但均需遵循以下两条原则：逐层分解功能，分层次进行设计。同时，应在各个设