DRAM发展状况

1、DRAM芯片的发展态势江凌DRAM 芯片在半导体产业中占有极其重要的地位,它不但市场份额大,而且技术更新换代快 ,是最具有代表性的集成电路产品。近两年来,尽管 DRAM 市场供过于求,产品过剩格呈急跌趋势 ,但是 ,它仍是半导体产业的中流砥柱,是半导体产业的驱动力量,引导着半,价导体产业的新技术革命蓬勃发展。自 70年代出现 1K 集成度的芯片以来,DRAM 以平均每三年产品集成度翻两番的速度增长,起着半导体精细加工技术的先导作用。尤其是进入90年代后 ,DRAM 芯片的发展速度更快。 1997年 ,16MbDRAM 芯片成为全球存储器芯片的主流产品。随着半导体加工技术向深亚微米级的发展 ,其

2、制造工艺技术已转向 m以下 ,晶片的批量生产由 6英寸向 8英寸转移。预计 ,近两年 DRAM 市场可望开始复苏 ,达到供求平衡 ,甚至出现供不应求的局面。近年来 ,为了确保全球 DRAM 市场能持续、高速增长 ,世界主要生产 DRAM 芯片的公司纷纷投入人力和物力 ,采取了积极有效的措施。例如 ,调整产品计划 ,加强和充实 64Mb 芯片的生产线建设 ,促使 64Mb 芯片大量上市 ,使产量超过 16Mb 的产量 ,而成为存储器市场的主流产品。据有关方面预测,在 2000年之前 ,全世界将建立及投产百余条m m和8英寸晶片的 64MbDRAM批量生产线 ,2000年前后可能提高到m工艺技术和

3、 12英寸晶片 ,同时批量生产 256Mb 和 1GbDRAM 芯片。 4GbDRAM 芯片将于 2005年前后投放市场 ,64GbDRA M 可望在 2010 年面市。下一世纪 DRAM 芯片仍将起到带动半导体产业向前发展的先导作用。韩国成为全球最大供应商韩国在开发和批量生产DRAM 芯片方面已走在世界的前列。尤其是近两年来,韩国加快了在美国、欧洲、亚洲等地建设 64Mb/256MbDRAM 生产线的速度 ,以使其 64MbDRAM 芯片目前占全球 30%以上的市场份额。韩国三星电子公司是世界上最早开发和批量生产64MbDRAM芯片的公司之一,它比原计划提前半年从16Mb 向 64Mb 转移

4、。 1996年底 ,该公司的 64MbDRAM芯片月产量达到50万片。去年 ,他们又开始批量生产128Mb 同步 DRAM(SRAM)芯片 ,这种芯片采用m工艺技术制作 ,芯片大小与 64Mb 一样 ,因此 ,可以在目前的系统设计中采用。去年,该公司还宣布已将其新一代 256MbDRAM的样片交给世界上最大的7家 PC 制造商 ,并在今年初开始批量生产这种芯片。韩国 LG 半导体公司与日本日立公司合作于1997年在马来西亚建成了64MbDRAM生产线,并在英国建设64Mb/256MbDRAM生产线 ,计划今年竣工。韩国现代电子公司在美国建设的64Mb/256MbDRAM生产线于去年底竣工。19

5、96年,韩国三星电子公司独家开发成功1GbDRAM样片。据说这种芯片内含亿个基本单元 ,存储量为 256Mb 的 4倍以上。该公司预计,到 2005年 ,1GbDRAM 芯片将得到广泛应用。这种芯片在处理文字、动画和声音等方面的功能均有显着增强,它的应用将使微型电脑和便携式信息终端在小型化和高性能方面登上一个台阶。日本在千兆位级芯片中领先NEC 、日立、东芝、富士通等一些大的半导体厂家目前都纷纷加速向的转移 ,以期获得较大的利润。例如 ,NEC 公司投资 1000亿日元充实64MbDRAM芯片8英寸晶片m工艺生产线 ;富士通投资 400亿日元提高 64MbDRAM的月产量 ;三菱公司投资250

6、亿日元增加 64Mb 的生产能力等。此外 ,为了争夺下一世纪初 DRAM 芯片的市场 ,这些公司均投入了大量的人力和资金 ,开发千兆位级 DRAM 芯片。 1996年,这些公司就和美国、韩国的半导体公司联合投资成立了半导体技术研究中心 ,研究下一代 12英寸晶片的制造技术 ,并于 1997年建成了试验生产线 ,为 2000年后生产 1GbDRAM 芯片做准备。试验初期,日本厂商投资了50亿日元,成为联合开发千兆位级DRAM 芯片的核心 ,处于领先地位。NEC 公司在去年底前大幅度增产 64MbDRAM 芯片 ,月产量由 500万片增加到 1000万片。该公司于去年 4月推出了 128MbDRA

7、M 样片 ,之后 ,开始投入批量生产 ,年底时产量达到 60万片。在 ISSCC( 国际固态电路会议)上 ,NEC 公司公布了采用m工艺技术开发成功的4GbDRAM 样片 ,片上集成度达到 44亿个元件的高水平 ,存储量可与 CD-ROM 相匹敌。这标志着半导体存储器技术又登上了新的台阶。日立公司去年 1月率先推出 128MbDRAM芯片。为了研制1GbDRAM芯片 ,该公司于 1992年由其中央研究所着手进行开发工作,1997年宣布在实验室开发出样片。这种样片采用了三维器件结构方式和m工艺技术 ,预计 2000年可望投入批量生产。到那时,可以说半导体存储器芯片迎来了千兆位级时代。富士通公司正

8、在努力开发多种先进的存储器技术。该公司在去年6月底推出其第一个双数据速率的DRAM(DDRDRAM),并在去年底开始大批量生产。该公司还将在今年初首次推出 RambusDRAM(RDAM) 芯片 ,并积极参与开发 SLDRAM 芯片。尽管目前 DDRDRAM 、RDAM和 SLDRAM 都尚未形成规模生产,但它们已被业界专家看作是下一代存储器芯片中的三种最有希望的存储技术。这三种存储器结构将从1999 年开始为争夺 PC、工作站、笔记本电脑以及服务器等领域的存储器市场展开激烈竞争。日本通产省从 1993年初开始实施一项称为" 原子 ·分子极限操作技术 " 的开发计

9、划 ,打算在 21世纪的前几年内利用原子技术开发16GbDRAM 芯片。参加这项研究工作的有日本、美国和德国的 46家公司。日本政府为这项计划提供了250亿日元的研究费用。如果这项产品研究成功 ,它将使千兆位级 DRAM 芯片的发展进入更加崭新的时代。走合作开发之路近年来 ,由于全球 DRAM芯片价格持续下跌,致使日本半导体厂家盈利大幅度减少,加上由于千兆位级 DRAM 芯片半导体技术的开发和产品的生产需要3 4年时间 ,投资巨大 ,且投资额逐年增加 ,使厂家压力极大。因此 ,半导体厂家纷纷走上联合开发之路。如东芝和IBM 合作开发 64MbDRAM芯片 ;索尼和富士通决定联合开发和生产千兆位

10、级DRAM 芯片 ,由富士通公司有偿提供 m尖端制造技术 ,生产 1GbDRAM芯片 ;IBM 、西门子和东芝三家公司联盟 ,共同研制 256MbDRAM 的革新芯片 ,以达到芯片面积最小、速度最快的全功能的技术指标要求 ,革新后的芯片面积只有286平方毫米 ,访问时间为 26ns,比现有的 256MbDRAM 芯片的面积减小了 13%,速度快 2倍多。台湾半导体公司紧跟潮流台湾大部分半导体公司为了适应DRAM 从 16Mb 向 64Mb 转移的形势 ,积极转向生产 64MbDRAM 芯片。例如 ,台湾 Promos 技术公司已开始利用m工艺技术生产8英寸晶片 ,主要用来制造 64MbDRAM

11、 芯片。去年1月开始采用 m工艺技术批量生产 64MbDRAM芯片 ,并且为能跟上全球千兆位级DRAM芯片的开发潮流 ,积极开展对 256Mb 和 1GbDRAM芯片的开发。嵌入式 DRAM芯片越来越普遍去年 3月 ,西门子公司宣布其最新嵌入式DRAM 技术首次允许超过128Mb, 并于夏季开始批量生产。据该公司称,以前的嵌入式存储器芯片在采用m工艺技术时 ,上限只达到12Mb, 而现在人们只用一个芯片就可以运行整个 PDA, 在这种芯片上能集成多达 40万个门电路。它可使嵌入式系统的应用范围更广 ,因为这种系统所要求的越来越多的存储器特性不需要依靠外部DRAM 芯片。目前 ,嵌入式 DRAM

12、 芯片越来越普遍。例如,东芝公司宣布将推出128Mb 嵌入式 DRAM 芯片 ;NEC 公司也称能将 64MbDRAM芯片用于ASIC 上。同步 DRAM 技术趋向成熟近几年来 ,尽管 DRAM 的速度和吞吐量已有很大提高,但是 ,随着高性能微处理器的时钟频率已普遍超过300MHz( 甚至达到 600MHz) 以上 ,而使速度相对较慢的存储器芯片成为系统的瓶颈 ,严重地影响了系统性能的提高。为此,需要开发速度更快、数据吞吐量更大和廉价的存储器芯片。同步DRAM(SDRAM)具有满足这种要求的特性,它能支持同步速度在100MHz 以上的微处理器系统,而且目前性能已趋向成熟。例如,日立公司已抽样出

13、业界第一个能完全遵循IntelPC-100 规范的 256MbSDRAM样片 ,它可以满足最新一代Intel 兼容母板对高速存储器的要求。目前,SDRAM 芯片已广泛应用于各种系统中,快速地消除了原先存在于高速微处理器和标准DRAM 之间在速度性能上的差距。随着微处理性能的进一步提高,新的高速内存系统接口还将使SDRAM 发挥更好的作用,它使系统设计人员不用重新设计就能平稳地把原先设计的系统转变成为具有更高总线速度的新系统。近两年来 ,由于 DRAM 芯片持续供过于求,加上亚洲金融危机和计算机市场降价浪潮的冲击 ,使 DRAM 芯片价格下降到近几年来的最低谷。据市场分析机构Dataquest

14、公司预测 ,今后两年内 ,DRAM 芯片的前景将依然暗淡,全球 DRAM芯片要到 2001年才可能初步实现供求平衡。但随着DRAM 芯片今后稳步向千兆位级方向发展,其世界市场的前景将是光明的,它仍将左右着世界半导体产业的发展。动态读写存储器DRAM （DynamicRandomAccessMemory ）是利用MOS 存储单元分布电容上的电荷来存储数据位，由于电容电荷会泄漏，为了保持信息不丢失，DRAM 需要不断周期性地对其刷新。由于这种结构的存储单元所需要的MOS 管较少，因此DRAM 的集成度高、功耗也小，同时每位的价格最低。DRAM 一般都用于大容量系统中。-DRAM的发展方向有两个，一

15、是高集成度、大容量、低成本，二是高速度、专用化。- 从 1970 年 Intel 公司推出第一块 1KDRAM 芯片后，其存储容量基本上是按每三年翻两番的速度发展。 1995 年 12 月韩国三星公司率先宣布利用 m工艺研制成功集成度达 1 0 亿以上的 1000M 位的高速（ 3lns）同步 DRAM 。这个领域的竞争非常激烈，为了解决巨额投资和共担市场风险问题，世界范围内的各大半导体厂商纷纷联合，已形成若干合作开发的集团格局。-1996 年市场上主推的是4 位和 16 位 DRAM 芯片， 1997 年以 16M 位为主， 1998 年 64M 位大量上市。 64MDRAM的市场占有率达5

16、2%； 16MDRAM的市场占有率为45%。今年 64MDRAM市场占有率将提高到78%， 16MDRAM占 1%。128MDRAM已经出现，明年将出现256MDRAM 。- 高性能 RISC 微处理器的时钟已达到 100MHz 500MHz ，这种情况下，处理器对存储器的带宽要求越来越高。为了适应高速CPU 构成高性能系统的需要， DRAM 技术在不断发展。在市场需求的驱动，出现了一系列新型结构的高速DRAM 。有些厂商把注意力集中在存储器芯片的片外附加逻辑电路上，试图在片外组织连续数据流来提高单位时间内数据流量，即增加存储器的带宽。有的半导体厂商已开发出能提高存储器存取速度的新产品，例如

17、EDRAM 、CDRAM 、 SDRAM 、 RDRAM 、SLDRAM 、 DDRDRAM 、 DRDRAM 等。- 动态读写存储器的发展- 为了提高动态读写存储器访问速度而采用不同技术实现的DRAM 不断在发展。- （ 1）快速页面方式 FPMDRAM- 快速页面方式 FPM （ FastPageMode）DRAM 已经成为一种标准形式。一般 DRAM 存储单元的读写是先选择行地址，再选择列地址，事实上，在大多数情况下，下一个所需要的数据在当前所读取数据的下一个单元，即其地址是在同一行的下一列，FPMDRAM可以通过保持同一个行地址来选择不同的列地址实现存储器的连续访问。减少了建立行地址的

18、延时时间从而提高连续数据访问的速度。但是当时钟频率高于33MHz 时，由于没有足够的充电保持时间，将会使读出的数据不可靠。- （ 2）扩展数据输出动态读写存储器EDODRAM- 在 FPM 技术的基础上发展起来的扩展数据输出动态读写存储器EDODRAM （ ExtendedDataOutDRAM ），是在RAM 的输出端加一组锁存器构成二级内存输出缓冲单元，用以存储数据并一直保持到数据被可靠地读取时为止，这样就扩展了数据输出的有效时间。EDODRAM 可以在 50MHz 时钟下稳定地工作。- 由于只要在原DRAM 的基础上集成成本提高并不多的EDO 逻辑电路，就可以比较有效地提高动态读写存储器

19、的性能，所以在此之前， EDODRAM 曾成为动态读写存储器设计的主流技术和基本形式。- （ 3）突发方式 EDODRAM- 在 EDODRAM 存储器的基础上，又发展了一种可以提供更高有效带宽的动态读写存储器突发方式EDODRAM （ BurstEDODRAM ）。这种存储器可以对可能所需的4 个数据地址进行预测并自动地预先形成，它把可以稳定工作的频率提高到66MHz 。- （ 4）同步动态读写存储器SDRAM-SDRAM （ SynchronousDRAM ）是通过同步时钟对控制接口的操作和安排片内隔行突发方式地址发生器来提高存储器的性能。不象传统的DRAM 那样，需要系统来产生各别的地址

20、对存储器中存放的每个数据字进行访问，它仅需要一个首地址就可以对一个存储块进行访问。所有的输入采样如输出有效都在同一个系统时钟的上升沿。所使用的与CPU 同步的时钟频率可以高达66MHz 100MHz 。它比一般DRAM 增加一个可编程方式寄存器。采用SDRAM 可大大改善内存条的速度和性能，系统设计者可根据处理器要求，灵活地采用交错或顺序脉冲。-Samsung 半导体公司推出了两种都是16 位的典型SDRAM 芯片 KM48SH2000 ，采用单一电源电压，低电压TTL 输入输出电平。这种芯片可以以100MHz 的速率对突发信息进行读和写操作。采用敏感电平的RAS 和单体结构。 RAS 线在激

21、活工作和预充电期间都应该保持有效电平而不是给出一个周期的脉冲。这类似于标准的DRAM 芯片的 RAS。采用单体结构可以简化设计和芯片的操作，而且可以减少功耗和成本。+-InfineonTechnologies( 原 Siemens 半导体 )今年已批量供应256MitSDRAM。其 SDRAM 用 m技术生产，主要符合PC 的标准，主要用于服务器和工作站。- 日本 NEC 公司推出的 16 位（ 4M×4、 2M×8、 1M×6、 2M×9、 1M×18）流水线双体结构的 SDRAM 芯片 PD42116x允许用一个时钟脉冲完成多地址的处理，并

22、在数据输出之前，几个时钟脉冲使列地址有效被送到译码器。在第一个存储体被访问期间同时对第二个存储体进行操作。在某些情况下，它可以从第二个存储体中预取指并与当前读或写操作重叠进行。不同的芯片可以工作在 33MHz 、66MHz 、 100MHz 的时钟频率下， 66MHz 时钟频率下其输出时间为 15ns，在 100MHz 下为 10ns。- （ 5）带有高速缓存的动态读写存储器CDRAM-CDRAM （ CachedDRAM ）是日本三菱电气公司开发的专有技术，1992 年推出样品，是通过在 DRAM 芯片，集成一定数量的高速SRAM 作为高速缓冲存储器Cache 和同步控制接口，来提高在座器的

23、性能。这种芯片用单一+电源，低压TTL 输入输出电平。MitsubishiElectronicsAmerica 推出的 256k ×16CDRAM ，行访问时间为0ns。它有一个10 位的多路复用地址输入总线。存储矩阵可以从过一个缓冲器和128 位的总线对Cache 加载。75ns，读 /写访问时间为15I/O 引脚直接访问或者经-CDRAM的片内 cache 衩分成 128 个 Cache 行，每行为8 个 16 位字。 Cache 通过 10 位的地址线进行寻址，它既可以被直接映射，也可以设置依赖于外部Cache 的 Cache 控制器的作用。如果在读操作期间，由Cache 控制

24、器检测到数据在Cache 中，读出数据只需要15ns。如果数据不在Cache 中，控制器将把一个128 位的新行转换到Cache 和输出引脚上，这需要75ns（5 个时钟周期）。从DRAM 到 SDRAM 的集成 128 位宽的总线对整个Cache 加载需要75ns。- 在写操作过程中， CDRAM 的 Cache 可以用正写或反写 Cache 方式，这取决于控制器的作用。在反写方式时，在写入命中的情况下，数据写入到Cache 的时间是 15ns，并且在 DRAM 中的数据不被更新。Cache 控制器必须对这个状况进行记录和跟踪。- 当所用 Cache 被改写时，需要 280ns 的反写周期时

25、间去把 Cache 行存入 DRAM中，同时把下一个 Cache 行读入 Cache 中。在某些情况下， 128 位宽的数据转换缓冲器允许反写周期的写部分是被隐含的。- 如果对某个存储单元的写周期没有被映射到当前的SRAMCache 中（未能写命中），数据可能要用 15ns 的时间被送到数据缓冲器中，然后用150ns 写周期写入 DRAM 。 CDRAM使用同步时钟去控制所有的操作。所有控制和地址信号都在同步时钟的边沿之前被建立，并且测量同步时钟的访问的次数。在对Cache 进行突发读或写操作期间，当使用两片CDRAM 且其最大突发数据率为267Mbytes/s 、 32 位字宽的情况下新的数

26、据可以每15ns 被转换一次。-CDRAM有一个同步输出寄存器，它工作在透明、锁定和自动记录模式，时钟屏蔽输入可以使时钟无效以减少功率消耗。- 目前三菱公司可以提供的 CDRAM 为 4Mb 和 16Mb ，其片内 Cache 为 16KB ，与 128 位内部总线配合工作，可以实现 100MHz 的数据访问。流水线式存取时间为7ns。- （ 6）增强型动态读写存储器EDRAM （ EnhancedDRAM ）- 由 Ramtron 跨国公司推出的带有高速缓冲存储器的DRAM产品称作增强型动态读写存储器 EDRAM （ EnhancedDRAM ），它采用异步操作方式，单一+5V 工作电源，

27、CMOS 或 TTL 输入输出电平。由于采用一种改进的mCMOS工艺和可以减小寄生电容和提高晶体管增益的结构技术，其性能大大提高，行访问时间为35ns，读 /写访问时间可以提高到65ns，页面写入周期时间为 15ns。 EDRAM 还在片内 DRAM 存储矩阵的列译码器上集成了2K 位15ns 的静态 RAM 高速缓冲存储器Cache，和后写寄存器以及另外的控制线，并允许SRAMCache 和 DRAM 独立操作。每次可以对一行数据进行高速缓冲。它可以象标准的DRAM 对任一个存储单元用页面或静态列访问模式进行操作，访问时间只有15ns。当 Cache 未命中时，EDRAM 就把新的一行加载到

28、Cache 中，并把选择的存储单元数据输出，这需要花35ns。这种存储器的突发数据率可以达到267Mbytes/s 。- （ 7）RDRAM （ RambusDRAM ）- 据 SamsungElectronics 预测：今年全世界 RambusDRAM 市场将达 26 亿美元， 2000 年将达 135 亿美元。下世纪初，一半以上的内存芯片采用RambusDRAM 。 RambusDRAM 是 Rambus 公司利用本身研制的一种独特的接口技术代替页面方式结构的一种新型动态读写存储器。这种接口在处理机与DRAM之间使用了一种特殊的9 位低压负载发送线，用250MHz时钟工作，字节宽度地址与数

29、据复用的串行总线接口。这种接口又称作Rambus 通道，这种通道嵌入到DRAM 中就构成RambusDRAM ，它还可以嵌入到用户定制的逻辑芯片或微处理机中。它通过使用250MHz 时钟的两个边沿可以使突发数据传输率达到500MHz 。在采用同步Rambus 通道的系统中每个芯片内部都有它自己的控制器，用来处理地址译码和面页高速缓存管理。由此一片存储器子系统的容量可达512K 字节，并含有一个总线控制器。不同容量的存储器有相同的引脚并连接在同一组总线上。Rambus 公司开发了这种新型结构的DRAM ，但是它本身并不生产，而是通过发放许可证的方式转让它的技术，已经得到生产许可的半导体公司有 N

30、EC 、Fujitsu 、 Toshiba、 Hitachi 和 LG 等。- 下一代新型 DRAM- 被业界看好的下一代新型 DRAM 有三种：双数据传输率同步动态读写存储器（ DDRS DRAM ）、同步链动态读写存储器（ SLDRAM ）和 Rambus 接口 DRAM （RDRAM ）。- （ 1）DDRDRAM （ DoubleDataRateDRAM ）- 在同步动态读写存储器 SDRAM 的基础上，采用延时锁定环（ Delay-lockedLoop ）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据（而不是第一代SDRAM 仅在时钟脉冲的下降沿传输数

31、据），这样就在不提高时钟频率的情况下，使数据传输率提高一倍，故称作双数据传输率（DDR ）DRAM ，它实际上是第二代SDRAM 。由于 DDRDRAM需要新的高速时钟同步电路和符合JEDEC 标准的存储器模块，所以主板和芯片组的成本较高，一般只能用于高档服务器和工作站上，其价格在中低档PC 机上可能难以接受。- （ 2）SLDRAM （ SynchnonousLinkDRAM ）- 这是由 IBM 、 HP、 Apple 、 NEC、 Fujitsu 、 Hyundai 、 Micron 、 TI 、Toshiba 、 Sansung 和 Siemens 等业界大公司联合制定的一个开放性标准

32、，委托MosaidTechnologies 公司设计，所以 SLDRAM是一种原本最有希望成为高速DRAM开放性工业标准的动态读写存储器。它是一种在原 DDRDRAM 基础上发展的一种高速动态读写存储器。它具有与DRDRAM相同的高数据传输率，但是它比其工作频率要低；另外生产这种存储器不需要支付专利使用费，使得制造成本较低，所以这种存储器应该具有市场竞争优势。但是由于SLDRAM 联盟是一个松散的联合体，众多成员之间难以协调一致，在研究经费投入上不能达成一致意见，加上 Intel 公司不支持这种标准，所以这种动态存储器反而难以形成气候，敌不过Intel 公司鼎立支持的Rambus 公司的 DR

33、DRAM 。 SLDRAM可用于通信和消费类电子产品，高档PC 和服务器。- （ 3）DRDRAM（DirectRambusDRAM ）- 从 1996 年开始， Rambus 公司就在 Intel 公司的支持下制定新一代RDRAM 标准，这就是DRDRAM （ DirectRDRAM ）。这是一种基于协议的DRAM ，与传统 DRAM不同的是其引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅为正常 DRAM 的三分之一。当需要扩展芯片容量时，只需要改变命令，不需要增加硬件引脚。这种芯片可以支持400MHz 外频，再利用上升沿和下降沿两次传输数据，可以使数据

34、传输率达到 800MHz 。同时通过把数据输出通道从8 位扩展成 16 位，这样在 100MHz 时就可以使最大数据输出率达s。东芝公司在购买了Rambus 公司的高速传输接口技术专利后，于 1998 年 9 月首先推出 72Mb 的 RDRAM ，其中 64Mb 是数据存储器，另外8Mb 用于纠错校验，由此大大提高了数据读写可靠性。-Intel 公司办排众议，坚定地推举DRDRAM 作为下一代高速内存的标准，目前在Intel 公司对 Micro 、 Toshiba 和 Samsung 等公司组建 DRDRAM的生产线和测试线投入资金。其他众多厂商也在努力与其抗争，最近AMD 宣布至少今年推出

35、的 K7 微处理器都不打算采用RambusDRAM ；据说 IBM正在考虑放弃对 Rambus 的支持。当前市场上同样是64Mb 的 DRAM ， RDRAM 就要比其他标准的贵 45 美元。动态随机存取存储器（ DRAM ）存储器密度在过去 20 年取得了令人惊叹的增长速度。1990 年代 , 芯片存储容量从 4Mb 迅速提高到 256Mb 。今天 ,尽管 512Mb 芯片的尺寸微缩仍然是研究的重点（因为采用二进制代码输入, 所以字节数永远是 2的幂次方） ,最新技术已经达到了 1Gb 。 4Gb 的样品也已经开发出来了 ,不过芯片尺寸相当大, 而且目前似乎还不需要这么大的单一芯片,它可以存

36、储的数据相当于32,000 张标准大小的报纸、1600 张照片或长达64 小时的音像制品。简单地说,存储器可以将每个字节存储器密度在过去 20 年取得了令人惊叹的增长速度。1990 年代 ,芯片存储容量从 4Mb 迅速提高到 Mb 。今天 , 尽管 Mb 芯片的尺寸微缩仍然是研究的重点 （因为采用二进制代码输入,所以字节数永远是 2 的幂次方）,最新技术已经达到了1Gb 。 4Gb 的样品也已经开发出来了 ,不过芯片尺寸相当大 ,而且目前似乎还不需要这么大的单一芯片,它可以存储的数据相当于 32, 张标准大小的报纸、1600 张照片或长达64小时的音像制品。简单地说 ,存储器可以将每个字节保存

37、为1 或 0两种状态状态。动态随机存取存储器（DRAM ）是最常见的存储器类型,而且必须能够读取或“感应 ”到这些,其字节存储与器充放电直接相关。如果被充电,状态为1;如果电容器不含电荷,状态则为0 。DRAM 存储单元包含（又称为阵列存取晶体管或状态转换晶体管）。各存储单元组成一个很大的阵列 ,位线和字线构成其地址。其中,字线与状态转换晶体管的栅极相连;状态转换晶体管的源 /漏极一端与字线相连,另一端与存储电容器相接。写数据时,先提高字线电位,状态转换晶体管打开 ,通过位线往存储电容器中“写 ”入高 /低电位 ;然后降低字线电位,状态转换晶体管关闭,电压 /电荷被限制和保存在存储电容器中,完

38、成数据存储动作。在标准DRAM 中 ,读取数据通常通过位线预充电（介于高低电压之间）、打开状态转换晶体管、感应存储电容器与寄生位线电容之间电荷分享引起的位线信号电压变化等一系列动作完成。存储密度的快速提高很大程度上是新光刻技术引起的。新光刻技术可以转移的图形越来越小。但是 ,它同时给半导体工业带来了新的挑战。半导体工业必须能够不断地将电容器做得足够小 ,在不占据更多空间的同时使电容器可以存储足够的电荷。ITRS 曾指出： “尽可能缩小存储单元大小的压力和尽可能提高存储单元电容的需求产生了矛盾,它迫使存储器设计者通过设计和材料的更新找到创造性的解决方案, 在缩小存储单元尺寸的同时达到最低电容要求。”一种方法是将电容器做在深沟道中。采用沟道式存储电容器的DRAM 存储单元特别适合与垂直晶体管进行整合,因为存储电容器上方的部分沟道侧壁可用作通道,位线则位于硅衬底表面的上方。图 1 为从目前的沟道式存储单元到垂直晶体管沟道式存储单元的发展过程示意图。DRAM的发展近年来，已从发展到“ ”，明年将出现“ ”。可存储器发展相对较慢。因此，近三年来内存也在加快发展，现正从原先使用的经由，逐渐改换为使