集成电路设计的EDA系统PPT课件

1、ICEDA系统概述 ICEDA系统的发展 第一代：60年代末，版图编辑和检查 第二代：80年代初，原理图输入、逻辑模拟向下 第三代：从RTL级输入向下，包括行为仿真、行为综合、逻辑综合等 流行的EDA系统：Cadence, Mentor Graphics, Viewlogic等 ICEDA系统的理想作用：实现完全的自动化设计，设计出各种各样的电路第1页/共75页 ICEDA系统的实际作用 设计信息的输入： 语言输入编辑工具 图形输入编辑工具：VHDL功能图输入、逻辑图/电路图输入编辑、版图输入编辑 设计的实现： 综合器 设计的验证：验证系统/电路符合功能/性能要求及设计规则要求 模拟器进行模拟

2、（仿真）分析 设计规则的检查第2页/共75页 整个设计过程就是把高层次的抽象描述逐级向下进行综合、验证、实现，直到物理级的低层次描述，即掩膜版图。 各设计阶段相互联系，例如，寄存器传输级描述是逻辑综合的输入，逻辑综合的输出又可以是逻辑模拟和自动版图设计的输入，版图设计的结果则是版图验证的输入。 ICEDA系统介入了包括系统功能设计、逻辑和电路设计以及版图设计等在内的集成电路设计的各个环节第3页/共75页主要内容 高层级描述及模拟 综合 逻辑模拟 电路模拟 时序分析 版图设计的EDA工具 器件模拟和工艺模拟 计算机辅助测试技术第4页/共75页高层级描述与模拟 集成电路的设计是从电路的功能设计开始

3、的，对于较小规模的电路采用人工方式进行功能设计，然后从输入原理图开始进行EDA设计工作 随着集成电路规模的增大和复杂度的提高，直接把总体结构用逻辑图或布尔方程在逻辑级上进行硬件描述显得过于复杂，因此需要在更高层次上对系统进行描述 硬 件 描 述 语 言 H D L （ H a r d w a r e D e s c r i p t i o n Language）第5页/共75页 HDL语言的特点 抽象地进行行为描述 是结构化语言：可以描述电子实体的结构 可多层次混合描述 既可被模拟，又可被综合 VHDL Verilog HDL高层级描述与模拟第6页/共75页综合 概念：通过附加一定的约束条件，

4、结合相应的单元库，从设计的高层次向低层次转换的过程，是一种自动设计的过程 分类： 高级综合：从算法级到寄存器传输（RTL）级 逻辑综合：从寄存器传输级到逻辑级第7页/共75页高级综合 概念：结合RTL级单元库，将算法级描述转换成RTL级描述 核心：分配（ALLOCATION）和调度（SCHEDULING） 分配：给定性能、面积/功耗条件下，确定相应的RTL级单元来实现各种操作，产生相应的数据通道，即将行为（如数据处理、存储、传输等）与元件对应起来 调度：确定这些操作单元的次序 结果：与工艺无关的通用RTL级单元组成的结构描述第8页/共75页逻辑综合 概念：通过逻辑综合器结合单元库，将RTL级描

5、述转换成逻辑级描述 核心：由给定的功能和性能要求，在一个包含许多结构、功能、性能已知的逻辑元件的单元库支持下，确定出由一定逻辑单元组成的结构 输入：可综合的HDL描述、单元库文件、约束条件 输出：逻辑网表或逻辑图第9页/共75页 综合过程： 行为描述 中间数据结构 数据流综合子系统、控制流综合子系统 数据通道和控制部分（RTL级网表） 模拟验证 RTL级工艺映射 工艺相关的结构 逻辑图自动生成 逻辑图 模拟验证综合系统组成：编译器、模拟综合系统组成：编译器、模拟器、数据流综合子系统、控制器、数据流综合子系统、控制流综合子系统、工艺映射系统、流综合子系统、工艺映射系统、逻辑图自动生成系统逻辑图自

6、动生成系统第10页/共75页第11页/共75页综合过程 1. 给出设计的描述 2. 对设计进行编译 3. 逻辑化简和优化：完成逻辑结构的生成与优化，满足 系统逻辑功能的要求 4. 利用给定的逻辑单元库进行工艺映射，对生成的逻辑网络进行元件配置，进而估算速度、面积、功耗，进行逻辑结构的性能优化 5. 得到工艺相关的逻辑网表第12页/共75页逻辑模拟 逻辑模拟的基本概念：将逻辑设计输入到计算机，用软件方法形成硬件的模型，给定输入波形，利用模型算出各节点和输出端的波形，判断正确否 主要作用：验证逻辑功能和时序的正确性 分类：根据所模拟逻辑单元规模的大小 寄存器传输级模拟：总体操作的正确性 功能块级模

7、拟：加法器、计数器、存储器等 门级模拟：基本逻辑单元（门、触发器等）开关级模拟：晶体管（后仿真） 通常逻辑模拟特指门级模拟第13页/共75页 几个概念 逻辑功能：输入和输出之间的逻辑关系，不考虑与时间的关系 时序：考虑与时间的关系，输入和输出之间与时间有关系 组合逻辑电路：输出只决定于同一时刻各输入状态的组合，与以前状态无关；输入与输出间无反馈途径；电路中无记忆单元 时序逻辑电路：输出与输入状态有关，还与系统原先状态有关；输入与输出间有反馈途径；电路中有记忆单元第14页/共75页逻辑模拟 输入：逻辑综合的结果；原理图输入；逻辑描述语言 模型： 元件模型 功能模型 延迟模型 功耗模型 信号模型

8、第15页/共75页逻辑模拟 竞争冒险：从门的输入到输出存在延迟，不同门的延迟不同，不同通路上的延迟不同，引起电路出现错误的输出 竞争：两个路径在不同时刻到达 冒险：输出的干扰脉冲 静态冒险：稳定的状态下产生干扰脉冲 动态冒险：信号状态变化的过程中产生干扰脉冲第16页/共75页逻辑模拟模型 延迟模型：检查时序关系、反映竞争和冒险等现象；调用的门单元中已含有不同延迟模型信息 零延迟：检查逻辑关系正确性，组合逻辑和同步时序 单位延迟：逻辑关系正确性 指定延迟：不同元件或不同的元件类型指定不同的延迟；指定上升、下降时间；尖峰分析 最大-最小延迟：分析竞争 连线延迟：加到门延迟中；门之间加入延迟元件等第

9、17页/共75页ab1ab12最小延迟=1 最大延迟=2第18页/共75页 不同要求的逻辑模拟调用不同的延迟信息 快速模拟：验证逻辑功能 单位延迟 指定延迟 最大或最小延迟 详细模拟：检查竞争冒险等情况 双延迟模型第19页/共75页逻辑模拟模型 信号模型：逻辑模拟中信号的逻辑值和信号强度 信号值:实际电路，逻辑状态是0和1 在逻辑模拟中为了反映信号状态的过渡过程，模拟出竞争冒险，引入新的状态值 三值模拟 0，1，（不定态：记忆元件等未指定的初始态、不可预测的振荡态、无关态等） 真值表 检测静态冒险（静态0冒险和1冒险） 不能检测动态冒险 与 0 1 0 0 0 0 1 0 1 0 第20页/共

10、75页逻辑模拟模型（续） 四值模拟 0，1， ，Z（高阻态：信号与其源断开后的状态，如单向开关） 真值表 五值模拟、八值模拟等，但逻辑状态过多，模拟速度变慢与 0 1 Z 0 0 0 0 0 1 0 1 1 0 Z 0 1 或Z 第21页/共75页逻辑模拟模型 信号强度：反映信号的驱动能力，处理多个元件输出信号线连接在一起是汇集点的信号情况 信号强度可分为3级、4级、8级等不同种级别，级别越多，模拟越准确，但模拟效率越低 M值逻辑与N级逻辑强度组合可得到MN种逻辑状态 在线连时逻辑强度高的信号占优势；如果强度相等而信号值不同，线连点强度不变，逻辑值取未知态第22页/共75页逻辑模拟的描述 逻辑

11、图 逻辑网表：由综合得到，可以直接进行模拟 逻辑描述语言：不同的逻辑模拟器不同，不同的设计层次不同 门级逻辑描述：逻辑的详细细节，门、触发器等逻辑元件及其相互连接 逻辑元件的描述：类型、功能、延迟、负载等 连接关系：线路图 可以嵌套，反映层次关系第23页/共75页逻辑模拟算法 编译方式和表格驱动方式 编译方式：将逻辑电路编译转换成一组指令代码。元件按功能编成子程序，按相互间连接关系以一定顺序将子程序连成总的可执行程序 元件的计算顺序编排 输入端为0级，元件的级数等于所有前级元件最大级数加1； 不考虑延迟，只能模拟组合逻辑电路和可忽略竞争冒险的同步时序电路第24页/共75页逻辑模拟算法 表格驱动

12、方式：将逻辑电路转换成表格（电路描述表、元件类型表；元件的扇入扇出表、信号线表） 考虑延迟，可模拟异步时序 采用面向事件模拟（与VHDL模拟算法类似，信号驱动的是元件） 对于较大规模的电路：高速逻辑模拟器（软件硬件化，并行处理，模拟速度提高1000倍）第25页/共75页电路模拟 电路设计：根据电路性能确定电路结构和元件参数。由于没有自动设计软件， 因此需要设计人员根据电路性能要求，初步确定电路结构和元件参数，利用电路模拟软件进行模拟分析，然后根据模拟结果进行判断修改 电路模拟：根据电路的拓扑结构和元件参数将电路问题转换成适当的数学方程并求解，根据计算结果检验电路设计的正确性 模拟对象：电路元件

13、 优点：不需实际元件、可作各种模拟甚至破坏性模拟第26页/共75页电路模拟 在集成电路设计中起的作用： 版图设计前的电路设计，保证电路正确(包括电路结构和元件参数) 有单元库支持：单元事先经过电路模拟 无单元库支持的全定制设计：由底向上，首先对单元门电路进行电路设计、电路模拟，依此进行版图设计，直至整个电路 后仿真：考虑了寄生参数，由电路模拟预测电路性能 典型软件：SPICE、HSPICE第27页/共75页SPICE的基本功能 可处理的元器件：电阻、电容、电感、互感、独立电流源、电压源、传输线、四种受控源、四种器件（二极管、双极管、结型场效应管、MOS）等 可完成的分析功能： 直流分析：典型的

14、是求解直流转移特性(.DC)，输入加扫描电压或电流，求输 出 和 其 他 节 点 （ 元 件 连 接 处 ） 电 压 或 支 路 电 流 ； 还有 .TF、.OP、.SENSE 交流分析(.AC)：以频率为变量，在不同的频率上求出稳态下输出和其他节点电压或支路电流的幅值和相位。噪声分析和失真分析第28页/共75页 瞬态分析(.TRAN)：以时间为变量，输入加随时间变化的信号，计算输出和其节点电压或支路电流的瞬态值。 温度特性分析(.TEMP)：不同温度下进行上述分析，求出电路的温度特性 电路模拟软件的基本结构 五部分组成：输入处理、元器件模型处理、建立电路方程、方程求解、输出处理第29页/共7

15、5页SPICE的基本结构 输入处理：主要完成对输入文件进行编译，词法语法检查、存储输入数据、其他（元件预处理等） 模型处理：元器件的数学模型：用数学公式描述器件的电流电压特性、与物理参数和工艺参数的关系 主要是非线性元件的模型：如MOS、BJT、二极管等 这些模型编入模型库，可调用；也可自行定义后加入模型库 电路模拟的精度：模型精度、参数选取第30页/共75页SPICE的基本结构 建立电路方程根据电路结构、元件参数、分析要求，建立方程依据的基本原理是欧姆定律和基尔霍夫定律（解释）建立的方法很多，如节点法 方程求解数值解法：线性代数方程组解法、非线性方程组解法、 常微分方程组解法线性电路的直流分

16、析：选主元的高斯消去法或LU分解法非线性电路的直流分析：对非线性元件进行线性化处理，迭代方法交流分析：线性电路、非线性电路，处理同上瞬态分析：常微分方程组，通过数值积分转换 输出处理：选择输出内容和输出方式（表格和曲线）第31页/共75页SPICE的电路描述 较大规模电路，一般用电路图输入，相应的编译程序转换为电路描述语言再进行模拟。 电路描述语言：描述电路结构、元件参数、器件模型、电路运行环境、分析类型和输出要求等 电路描述前首先要画好电路图，节点编号（接地节点零号，其他正整数） SPICE的描述语言： 电路拓扑（网表） 采用模型（元件属性） 仿真内容控制第32页/共75页电路描述举例 VC

17、CM1M2VIN123CMOS INVERTER DC TRANS. CHARACTERISTICSVCC 2 0 5VIN 1 0M1 3 1 2 2 MOD1 L=2U W=18UM2 3 1 0 0 MOD2 L=2U W=10U.MODEL MOD1 PMOS LEVEL=3 VTO= 1 NSUB=2E15 UO=166.MODEL MOD2 NMOS LEVEL=3 VTO=1 NSUB=2E15 UO=550.DC VIN 0 5 0.1.PLOT DC V(3).END元件语句：元件名 与之相连的节点号（D，G，S，G） 元件参数(模型名，模型语句与元件语句分开)第33页/共7

18、5页时序分析 逻辑模拟的基本单元是门或功能块，一定程度上反映竞争、冒险等现象，模拟速度比SPICE快三个量级，但精度不够，各节点电流、电压不知 电路模拟的基本单元是晶体管、电阻、电容等元器件，可以较精确地获得电路中各节点的电压或电流，但对于较大的电路，很多的迭代求解需要很大的存储空间和很长的计算时间 时序分析介于两者之间，可提供详细的波形和时序关系，比SPICE快二个量级，精度低10%，但比带延迟的逻辑模拟要高得多第34页/共75页 器件级时序分析： 基本原理：简化了器件模型，采用查表技术，关键电学量与工作条件的关系以表格形式反映 算法上：单步迭代，不求解联立方程，超松弛牛顿迭代法加速收敛 混

19、合模拟：结合三者特点，对影响电路性能的关键部分进行电路模拟，其他部分用逻辑模拟和时序分析第35页/共75页版图设计的EDA工具 版图设计：根据电路功能和性能要求及工艺限制（线宽、间距等），设计掩膜版图输入：可以是原理图、网表；可以直接编辑版图输出：版图 版图设计的重要性： 电路功能和性能的物理实现 尺寸减小后，连线延迟直接决定芯片速度。布线方案、从而布局方案很重要 芯片面积、速度 版图设计的目标：连线全部实现，芯片面积最小，性能优化（连线总延迟最小） EDA工具分类（按工作方式分）：自动设计、半自动设计、人工设计（版图验证与检查）第36页/共75页版图的自动设计 概念：通过EDA软件，将逻辑描

20、述自动转换成版图描述 成熟的自动版图设计包括基于门阵列、标准单元、PLA的布图系统，BBL布图系统也在发展中 典型的IC EDA软件，如Cadence、Mentor、Compass、Panda等设计系统中都有自动版图设计功能第37页/共75页自动版图设计过程逻辑划分布局布线设计检验输出输入人机交互单元库布图规划第38页/共75页自动版图设计过程逻辑划分 概念：功能划分 原则：功能块面积和端子数满足要求，使功能块数目或总的外连接数最小 基本思想：连接度大的元件放在同一功能块中 划分算法：简单连接度法、分配法、Lin法等第39页/共75页布局规划 根据电路网表、估计的芯片的大体面积和形状、各功能块

21、的大体形状面积、功能块的数目、输入/输出数目等，对设计的电路进行物理划分和预布局。先进行初始规划（initialize floorplan），产生输入/输出行，单元区行以及布线网格等，然后进行行调整、芯片面积调整、布线网格调整，并进行预布局，初步确定各功能块的形状面积及相对位置、I/O位置以及芯片形状尺寸，而且可以从总体上考虑电源、地线、数据通道分布（datapath plan）自动版图设计过程第40页/共75页自动布局 概念：按电路功能、性能、几何要求，放置各部件 目标：芯片面积最小、性能优化 过程：初始布局、布局迭代改善 初始布局：单元选择：与已安置单元连接度最大的单元；向前看U步 单元安

22、置：选择与已安置单元距离最短的位置作为选出单元的安置位置 （连线长度计算方法： 最小生成树；最小斯坦纳树；最小链；最小矩形半周长） 布局迭代：选择一个单元或单元集，将位置与候选位置交换，对新布局计算判断 判断标准：连线总长度、布线均匀性自动版图设计过程第41页/共75页自动布线 概念：满足工艺规则、布线层数限制、线宽、线间距限制和各线网可靠绝缘等，根据电路的连接关系进行连线，100%连通，使芯片面积最小 布线质量评价： 布通率100%布线面积最小 布线总长度最小 通孔数少（解释）布线均匀自动版图设计过程第42页/共75页 布线算法 面向线网的算法： 先定线网的布线顺序，每次布一个线网，达到当前

23、最优或准优 问题：存储量大，难以布线网多、布线密度大的情况 线网定序法：短线法、干扰度法 典型布线算法：李氏法、线探索法等（解释） 面向布线区的算法： 并行算法，整体规划，在布线区达到总体最优或准优；但对通道形状有一定要求，适应性较差 过程： 总体布线：通道划分和线网分配 详细布线（通道布线）： 对分配到通道区底 线网确定在通道区的具体位置自动版图设计过程第43页/共75页 自动设计很大程度上受限于近似算法与版图结构 可作人工调整：未布的单元、线、布线过密处 可作压缩处理 布局布线算法的发展 时延驱动算法 0.8微米工艺：连线延迟与门延迟已经相当 对深亚微米电路，布图优化目标由芯片面积最小，调

24、整到连线总延迟最小，性能优化，布图中引入时延模型、时延分析： 多层布线算法自动版图设计过程第44页/共75页 版图的半自动设计：符号式版图设计 用符号进行版图输入，通过自动转换程序转换（压缩功能）；可不考虑设计规则 版图的人工设计 用于底层单元设计、单元库单元设计、模拟电路设计等方面 进行版图输入编辑，考虑设计规则第45页/共75页版图检查与验证 原因：人工介入、版图引入物理因素 包括：DRC、ERC、LVS、后仿真网表与参数提取设计规则检查版图版图网表后仿真电学规则检查网表一致性检查原理图网表第46页/共75页版图检查与验证 DRC：设计规则检查（最小线宽、最小图形间距、最小接触孔尺寸、栅和

25、源漏区的最小交叠等） 实现：通过图形计算（线和线间的距离计算） DRC软件 用户：编写DRC文件，给出设计规则 ERC：检查电学规则，检测出没有电路意义的连接错误，（短路、开路、孤立布线、非法器件等），介于设计规则与行为级分析之间，不涉及电路行为 实现：提取版图网表， ERC软件 网表提取工具：逻辑连接复原第47页/共75页版图检查与验证 LVS：网表一致性检查 概念：从版图提取出的电路网表与从原理图得到的网表进行比较，检查两者是否一致。 作用与特点：主要用于保证进行电路功能和性能验证之前避免物理设计错误。 可以检查出ERC无法检查出的设计错误，也可以实现错误定位 实现：网表提取，LVS软件第

26、48页/共75页版图检查与验证 后仿真：考虑版图引入的寄生量的影响，进行后仿真，保证版图能满足电路功能和性能的要求 后仿真对象 参数提取程序提取出实际版图参数和寄生电阻、寄生电容等寄生参数，进一步生成带寄生参数的器件级网表 提取得到寄生参数文件和单元延迟文件结合，通过延迟计算器生成一个延迟文件，把该延迟文件反标（back-annotation）到网表中 通过参数提取直接得到一个与路径延迟相关的延迟文件，进行反标第49页/共75页后仿真 软件支持： 数字电路 对提取出的带寄生参数的器件级网表进行开关级模拟或SPICE模拟实现； 大规模的电路，用时序分析找到关键路径，对关键路径进行SPICE模拟；

27、 由提取得到的延迟文件反标到门级网表，进行相应的仿真（如Verilog门级仿真等）。 模拟电路 SPICE模拟提取出的带寄生量的器件级网表第50页/共75页制版 专用制版设备：光学图形发生器、电子束制版机 基本原理： 光学图形发生器：光阑位置和尺寸可变，一般是矩形的，作用在涂胶的铬版上；版图图形分割成矩形，并进行排序，这些数据控制光阑的尺寸和位置的变化 电子束制版机：控制电子束的扫描进行暴光 制版分辨率高，适合小尺寸电路制版 EDA软件生成的版图数据需通过一定接口程序转换成制版设备的输入格式，才能用于制版第51页/共75页器件模拟 集成电路的基础是器件，但目前不能从电学性能和工艺水平自动设计器

28、件，只能进行模拟分析 概念：在给定器件结构和掺杂分布的情况下，采用数值方法直接求解器件的基本方程，从而得到器件的直流、瞬态、交流小信号等电学特性和某些电参数 器件模拟作用： 结构、工艺参数对器件性能的影响性能预测 物理机制研究：分析无法或难以测量的器件性能 可为SPICE模拟提供模型参数 与工艺模拟集成可直接分析工艺条件对器件性能的影响第52页/共75页器件模拟 基本功能 可处理的器件类型：二极管、BJT、MOS、多层结构、光电器件、可编程器件等 可模拟的材料：多种，不限于硅、二氧化硅 可完成的电学分析：DC、AC、瞬态、热载流子、光电等等 可获得的电学特性和电参数 端特性：I-V；电容-V等

29、 内部特性：浓度分布、电势电场分布等 电参数：阈值电压、亚阈斜率、薄层电阻等第53页/共75页器件模拟 输入文件用户与软件的接口 器件结构（包括电极） 材料 掺杂 选用模型与算法 计算内容 输出第54页/共75页TITLE NMOFET OUTPUT CHARACTERISTICS COMMENT Specify a rectangular mesh MESH SMOOTH=1 X.MESH WIDTH=3.0 H1=0.125 Y.MESH N=1 L= 0.025 Y.MESH N=3 L=0 Y.MESH DEPTH=1.0 H1=0.125 Y.MESH DEPTH=1.0 H1=0.

30、250 第55页/共75页COMMENT Eliminate some unnecessary substrate nodes ELIMIN COLUMNS Y.MIN=1.1 COMMENT Increase source/drain oxide thickness using SPEAD SPREAD LEFT WIDTH=0.625 UP=1 LO=3 THICK=0.1 ENC=2 SPREAD RIGHT WIDTH=0.625 UP=1 LO=3 THICK=0.1 ENC=2 COMMENT Use SPREAD again to prevent substrate grid d

31、istortion SPREAD LEFT WIDTH=100 UP=3 LO=4 Y.LO=0.125 COMMENT Specify oxide and silicon regions REGION SILICON REGION OXIDE IY.MAX=3 第56页/共75页COMMENT Electrode definition ELECTR NAME=Gate X.MIN=0.625 X.MAX=2.375 TOP ELECTR NAME=Substrate BOTTOM ELECTR NAME=Source X.MAX=0.5 IY.MAX=3 ELECTR NAME=Drain

32、X.MIN=2.5 IY.MAX=3 COMMENT Specify impurity profiles and fixed charge PROFILE P-TYPE N.PEAK=3E15 UNIFORM PROFILE P-TYPE N.PEAK=2E16 Y.CHAR=.25 PROFILE N-TYPE N.PEAK=2E20 Y.JUNC=.34 X.MIN=0.0 WIDTH=.5 + XY.RAT=.75 PROFILE N-TYPE N.PEAK=2E20 Y.JUNC=.34 X.MIN=2.5 WIDTH=.5 + XY.RAT=.75 INTERFAC QF=1E10

33、COMMENT Specify contact parameters CONTACT NAME=Gate N.POLY 第57页/共75页COMMENT Specify physical model to use MODELS CONMOB FLDMOB SRFMOB2 COMMENT Symbolic factorization and initial solution SYMB CARRIERS=0 METHOD ICCG DAMPED OLVE COMMENT Do a Poisson solve only to bias the gate SYMB CARRIERS=0 METHOD

34、ICCG DAMPED SOLVE V(Gate)=3.0 COMMENT Use Newtons method and solve for electrons SYMB NEWTON CARRIERS=1 ELECTRON COMMENT Setup log file for IV data LOG OUT.FILE=DRAIN.O1 COMMENT Ramp the drain voltage SOLVE V(Drain)=0.0 ELEC=Drain VSTEP=.2 NSTEP=15 COMMENT Plot Ids vs. Vds PLOT.1D Y.AXIS=I(Drain) X.

35、AXIS=V(Drain) POINTS COLOR=2 + TITLE=”Example 1D - Drain Characteristics” LABEL LABEL=”Vgs=3.0V” X=2.4 Y=0.1E-4 第58页/共75页工艺模拟 实验流片来确定工艺参数，周期长，成本高，工艺模拟可改善这一问题 概念：对工艺过程建立数学模型，在某些已知工艺参数的情况下，对工艺过程进行数值求解，计算经过该工序后的杂质浓度分布、结构特性变化（厚度和宽度变化）或应力变化（氧化、薄膜淀积、热过程等引起）。 作用 优化工艺流程、工艺条件； 预测工艺参数变化对工艺结果的影响 缩短加工周期，提高成品率 软

36、件支持：SUPREM；SUPREM-IV第59页/共75页工艺模拟 基本内容 可处理的工艺过程：离子注入、预淀积、氧化、扩散、外延、低温淀积、光刻、腐蚀等 高温过程：杂质分布；氧化、外延还需考虑厚度变化、界面移动 非高温过程：结构变化，（除离子注入） 可处理多层结构，可处理的材料：单晶硅、多晶硅、二氧化硅、氮化硅、氮化氧硅、钛及钛硅化物、钨及钨硅化物、光刻胶、铝等 可掺杂的杂质：硼、磷、砷、锑、镓、铟、铝 工艺模型 输出：厚度、杂质分布、电参数（薄层电阻、电导率等）第60页/共75页工艺模拟 输入文件 结构说明语句 参数语句 工序语句 算法语句 输出语句 注释语句第61页/共75页$ TMA

37、TSUPREM4 NMOS transistor simulation: through field oxidation $ Define the grid MESH GRID.FAC=1.9 METHOD ERR.FAC=2.0 $ Read the mask definition file MASK IN.FILE=sss.tl1 PRINT $ Initialize the structure INITIALIZE BORON=5E15 $ Initial oxidation DIFFUSION TIME=30 TEMP=1000 DRY HCL=5 $ Nitride depositi

38、on and field region mask DEPOSIT NITRIDE THICKNESS=0.07 SPACES=4 DEPOSIT PHOTORESIST POSITIVE THICKNESS=1 EXPOSE MASK=Field DEVELOP ETCH NITRIDE TRAP ETCH OXIDE TRAP UNDERCUT=0.1 ETCH SILICON TRAP THICKNESS=0.25 UNDERCUT=0.1 第62页/共75页$Boron field implant IMPLANT BORON DOSE=5E12 ENERGY=50 TILT=7 ROTA

39、TION=30 ETCH PHOTORESIST ALL $ Field oxidation METHOD PD.TRANS COMPRESS DIFFUSION TIME=20 TEMP=800 T.FINAL=1000 DIFFUSION TIME=180 TEMP=1000 T.FINAL=800 ETCH NITRIDE ALL $Unmasked enhancement implant IMPLANT BORON DOSE=1E12 ENERGY=40 TILT=70 ROTATION=30 第63页/共75页$PLOT the initial NMOS structure SELE

40、CT Z=LOG10(BORON) TITLE=“NMOS Isolation Region” PLOT.2D SCALE GRID C.GRID=2 Y.MAX=2.0 PLOT.2D SCALE Y.MAX=2.0 $Color fill the regions COLOR SILICON COLOR=7 COLOR OXIDE COLOR=5 $Plot contours of boron FOREACH x (15 TO 20 STEP 0.5) CONTOUR VALUE=X LINE=5 COLOR=2 END $ Replot boundaries PLOT.2D AX CL 第64页/共75页IC CAT技术 测试目的：加工过程中电路筛选，用户验收 产生错误的原因： 芯片加工过程中的物理故障（信号线开路、短路） 使用条件或环境引起的故障（器件老化、环境温度、湿度变化或光、射线等的干扰） 故障处理 冗余技术 故障检测和定位：通过加测试向量，观察输出结果，判断第65页/共75页 测试问题：测试向量生成、故障诊断（检测和定位）、