软件无线电中的数字下变频技术PPT课件

1、数字下变频的应用背景 在实际应用中，软件无线电接收机普遍采用超外差式数字中频系统结构 系统先将射频信号模拟混频至统一的中频信号,使用ADC器件对其采样,采样后的中频信号经过数字下变频器,即图中的DDC模块,变为低速的基带信号再送往DSP进行实时信号处理。 它在整个软件无线电系统中的主要作用是对ADC采样后的高速中频数字信号进行数字混频、数据抽取、滤波处理,将其变为数字基带信号,降低数据速率,减小DSP对数据处理的负担。第1页/共31页原理 数字下变频器(DDC)是接收机AD变换后，首先要完成的处理工作，一般的DDC由本地振荡器(NCO)、混频器、低通滤波器和抽取器组成. 主要作用：其一是把中频

2、信号变为零中频信号；其二是降低采样率。从频谱上看，数字下变频将A/D采样后信号从中频变换到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行数字滤波滤除不需要的频率分量。第2页/共31页结构NCO：产生正余弦序列，即I/Q两路信号。DDC主要有三种实现途径：采用专用芯片、自制专用芯片、基于DSP或FPGA等通用芯片。数字下变频的组成主要包括数字混频器、数字控制振荡器(NCO)和低通滤波器(LpF)三部分组成,第3页/共31页影响数字下变频器性能的主要因素 数字下变频器的主要性能指标有输入数据的宽度、输入数据的传输速率、数控振荡器的分辨率、无杂散动态范围(sFDR)、整形FIR

3、滤波器的阶数、抽取因子等。 FPGA属于数字设计,所有数据的表示和运算均为二进制的形式,位数不可能无限的大,因此在具体设计时很多时候都要不可避免的进行截断,如在NCO的设计时对相位累加器的截断,这对本振频谱的纯度和混频的精度都带来影响,在滤波器的设计中,对各阶系数的截断,对滤波结果累加输出位数的截断等,这些都属于有限字长效应产生的误差,这是影响数字下变频器性能的主要因素之一。 高阶FIR整形滤波器的阶数也会对数字下变频器的性能产生影响,阶数越高,阻带抑制比越高,过渡带越窄,滤波效果越好,但占用的FPGA资源也越多,必须在数字下变频器性能和FPGA资源这两方面都做一个折中,以达到使用较少资源,就

4、可以获得较好下变频性能的目的。第4页/共31页 数字控制振荡器(NCO)数控振荡器的主要功能就是产生两路频率可变、时间离散、相互正交的正弦和余弦数据样本,在软件无线电中产生NCO样本的方法主要有两种: 查找表法 实时计算法(CORDIC算法)第5页/共31页 数字控制振荡器由三部分组成:相位累加器、相位加法器及正弦表只读存储器。 相位累加器：将数字本振频率偏移之和转换成相位,每来一个时钟 脉冲,相位 在原来的基础上加一个相位增量; 相位加法器：设置一定的初始相位以满足某些应用的需要; 相位的正弦值用查正弦表求得相位角度。查找表法第6页/共31页CORDIC算法 假设向量B是向量 A通过 n 次

5、旋转以后得到的，其中第 i 次旋转的角度为i ，那么第 i 次旋转的表达式为第7页/共31页 规定第 i 次旋转的角度 ，这样，每次旋转的tani 的值通过移位就可以实现，那么旋转方程可以简化为第8页/共31页用CORDIC算法中每个迭代(i)的旋转角度第9页/共31页第10页/共31页 经过多次迭代后,下式：其中，K 由迭代次数 i 决定,当 i 确定下来，K 就是一个常数了。当迭代次数足够多，即 i 足够大时，这是一个固定的常数， 。在硬件处理的时候，可以忽略它，将它留至最后再处理。 第11页/共31页低通滤波和抽取CIC滤波器是第一级抽取滤波器，HB滤波器是第二级抽取滤波器,它们既要能够

6、滤除混频后的高频成分,又要能够保证满足抽取后抗混叠滤波的要求。经过CIC滤波器和HB滤波器抽取后的低速信号,送入到高阶FIR滤波器中进行整形滤波,进行整形滤波后的信号即可送给通用的数字信号实时处理器件做进一步的信号处理。第12页/共31页 CIC 滤波器积分梳状滤波器 ，指该滤波器的冲激响应具有如下形式 D 为 CIC 抽取滤波器的阶数，也就是抽取因子。第13页/共31页 根据 Z 变换的定义，CIC 滤波器冲激响应之 Z 变换为 从上图中可以，CIC 滤波器由两部分组成。其中，H1 ( z )在实现上就是一个累加器，因此被称作积分器；H 2( z )是一个梳状滤波器。第14页/共31页第15

7、页/共31页用MATLAB画出他们各自的幅频，相频曲线第16页/共31页 计算出总的频率响应其幅频和相频特性曲线第17页/共31页 单级 CIC 滤波器的旁瓣电平只比主瓣低 13.46dB，这也就意味着阻带衰减很差，一般是难以满足实用要求的。为了降低旁瓣电平，可以采用多级 CIC滤波器级联的办法来解决，例如用 Q 级 CIC 滤波器实现时的频率响应为 第18页/共31页 此时的第一旁瓣抑制为第19页/共31页 由于 CIC 滤波器的实现非常简单，只有加减运算，没有乘法运算，FPGA 实现时可达到很高的处理速率，因此CIC滤波器很适合作抽取器前的抗混叠滤波器，通过 CIC 滤波器抽取和滤波后把高

8、的数据率降到较低的数据率，易于后级的 HB滤波器抽取和 FIR 滤波器滤波。多级 CIC 抽取器结构图 第20页/共31页半带（HB）滤波器 所谓半带（Half Band HB）滤波器是指其频率响应满足以下关系的 FIR 滤波器第21页/共31页 半带滤波器具有如下性质：半带滤波器的冲激响应除了零点不为零外，在其余偶数点全为零，所以采用半带滤波器进行滤波计算时，只需一半的计算量，有很高的计算率，适合于进行实时处理。 第22页/共31页 从图 可以看出，其幅频响应在 /2 A 之间不为零。因此，当对此滤波器的滤波结果做两倍抽取时，数字域的扩展会导致频域混叠。但是，只要控制抽取前的有用信号在0 c

9、之间，抽取后在0 2 c没有混叠的。因此，在应用 HB 滤波器进行滤波设计时，要特别注意有用信号的带宽。第23页/共31页第24页/共31页FIR滤波器 FIR滤波器作为数字下变频中的最后一级滤波器,主要完成信道的整形滤波,FIR滤波器只有零点,为了取得较好的衰减特性,一般要求FIR滤波器的阶数较大,经过多级抽取后,高速的数字信号己经变得相对较低,因此可以较容易实现高阶FIR滤波器,使得通带带宽、过渡带、阻带衰减、通带和阻带波纹等各项指标达到要求。第25页/共31页 FIR是一种使用非常广泛的线性时不变数字滤波器。FIR滤波器存在N个抽头h(n),N即为滤波器的阶数,滤波器的输出可以通过卷积的数学形式表示为: N阶FIR滤波器的系统函数可以表示为：第26页/共31页第27页/共31页 用DA分布式算法实现FIR滤波器对于一个 FIR 滤波器的乘积和，可以用下面的式子来表述： 第28页/共31页 代入并展开可得每个输入的符号位和对应系数的乘积和括号内的表达式，表示K个固定系数hk与输入的 K 个数据的第 i 位的乘积和，可用查