PI基础知识及PDN设计

1、PI基础知识及PDN设计多媒体&终端设计部 侯宪星电源完整性设计目录l1、电源完整性PI概念l2、PDN - 设计基础 l3、PDN - 元件选用l4、PDN 如何测试 PDN Power Distribution Networ PI Power Integrity 电源惹的祸？1、电源完整性PI概念 真实世界的PDN1、电源完整性PI概念真实世界的PDN1、电源完整性PI概念什么是电源完整性l馈电能力l干扰能力l被干扰能力1、电源完整性PI概念PDN重要性l PDN PDN的作用的作用l提供负载的工作电源提供负载的工作电源l提供稳定的参考电平提供稳定的参考电平l 电源问题电源问题l电

2、源噪声越大，信号抖动越大电源噪声越大，信号抖动越大l电源噪声越大，信号噪声裕度越小电源噪声越大，信号噪声裕度越小l电源噪声电源噪声 导致电路功能故障导致电路功能故障l电源噪声电源噪声 导致导致EMIEMI超标超标2、PDN - 设计基础 l 直流直流DCDC特性特性lPDN PDN 满足负载对电源电压的要求（控制压降）满足负载对电源电压的要求（控制压降）lPDN PDN 满足负载对电源电流的要求（控制温升）满足负载对电源电流的要求（控制温升）l 交流交流ACAC特性特性l确定动态电流、目标阻抗确定动态电流、目标阻抗l选用合适的电源芯片或电源模块选用合适的电源芯片或电源模块l根据目标阻抗设计电源

3、去耦网络根据目标阻抗设计电源去耦网络n确定去耦电容规格确定去耦电容规格n量化去耦电容数量量化去耦电容数量l信号参考平面的信号参考平面的PDNPDN要求低阻抗要求低阻抗n没有目标阻抗要求或目标阻抗值偏高的没有目标阻抗要求或目标阻抗值偏高的PDNPDN不适合作为高速不适合作为高速信号的参考平面信号的参考平面2、PDN - 设计基础 PDN设计要求l PDN PDN布线依据布线依据l电源通道上的最大负载电源通道上的最大负载l负载上允许的压降负载上允许的压降lPCBPCB允许的温升允许的温升n背板允许温升上限背板允许温升上限 5 5C 15Cn单板允许温升上限单板允许温升上限 5 5C 25Cn通常温

4、升设计越低越好，空间紧张处局部可以取上限值通常温升设计越低越好，空间紧张处局部可以取上限值l 理论计算理论计算l一般应用，按照一般应用，按照IPC2221IPC2221简单计算简单计算l特别严酷的设计需使用有限元仿真工具特别严酷的设计需使用有限元仿真工具2、PDN - 设计基础 PDN载流能力及压降l线宽的计算l电流、铜厚、温升l计算压降：线长l过孔的通流能力估算表2、PDN - 设计基础 PDN载流能力及压降Inputs：Current30AmpsThickness2oz/ft2T_Rise10Deg.Ctrace_length50mmResults (interneal) Req. Tra

5、ce Width1676.579891milResistance0.000289184ohmsVoltage Drop0.008675528voltPower Loss0.260265836wattsC.D10.06387526A/mm2Results (external) Req. Trace Width644.4815156milResistance0.000752295ohmsVoltage Drop0.022568864voltPower Loss0.677065916wattsC.D26.18056605A/mm2K修正系数：内层0.024，外层0.048；S导线截面积；T温升 PD

6、N参考电平l以GND为参考的单端信号，接收端的差分放大器输入电压为： Ui=Uo Un - Url两个门电路之间的GND噪声Un叠加在信号电压上，Un降低了门电路的噪声裕度2、PDN - 设计基础 PDN参考电平l信号回流经过公共GND线时，产生噪声l为降低公共回来噪声，要求低阻抗GND回路lGND平面就可用作降噪声的低阻抗通道l除GND回路的自感之外，GND上受到其它干扰也会产生噪声l芯片电源管脚之间以及电源到芯片电源之间也都应该是低阻通道，才能保护稳定的信号电平 电源回路噪声l电源与地之间也必须有低阻通道l高电平输出时，负载回路产生的电源噪声影响输出电压2、PDN - 设计基础 电源供电系

7、统的要求lPDN的要求l提供稳定的参考电压l低的公共通道噪声l维持负载上一致的电源电压l去耦电容为电源地提供低阻通道n旁路电容n去耦电容n滤波电容电容的三种称谓根据电容作用和位置的三种称谓l旁路电容l为交流噪声或回流提供一个就近的通道，降低干扰l去耦电容l作为芯片的储能电容l为开关电流提供就近的通道，降低电源上的噪声l滤波电容l在滤波器电路中，过滤某个频段交流分量PDN的实现l电源地网络常用电源地平面设计l电源地平面对为高频电流低阻通道l分立电容为低、中频电流提供低阻通道l电源地平面作为信号线参考平面和信号的回流通道PDN的模型l电源lIC芯片（动态电流源）l大电容 （体积大、容量大）l高频陶

8、瓷电容l电源地平面PDN的模型l电源（线性稳压电源、开关稳压电源开关稳压电源、电荷泵电源 )l大电容（电解电容、钽电容钽电容、陶瓷电容）l中高频陶瓷电容 （介质：X7R, X5R, NPO, Y5V）l电源地平面lIC芯片（开关过程产生动态电流，芯片去耦电容）PDN的模型器件开关过程 动态电流的产生动态电流与电源噪声l电源噪声取决于l动态电流的大小l电源阻抗l电源噪声产生EMIl电地平面边缘辐射l通过线缆共模辐射芯片电源需求趋势l电源电压越来越低l要求电源噪声越来越小n同样是5%，3.3V的5%是165mV； 1.0V的10%只有50mVl功耗越来越高l动态电流越来越大n要求PDN的阻抗越来越

9、小，PI设计问题日益突出芯片功耗的构成PDN的电路模型l电源噪声等于动态电流乘电源阻抗l动态电流Id(t)需频域描述l电源阻抗只适合用频域描述l电源噪声的求解方法l通过时域频域，再频域时域求解 PDN的目标阻抗l目标阻抗-电源允许的纹波（电压乘百分比纹波）与动态电流之比lPDN采取分管频段策略来满足目标阻抗要求l电源 l大电容l高频陶瓷电容l电源地平面l芯片内PDNPDN的目标阻抗l目标阻抗Ztarget是频域的设计指标l电源阻抗Zs的考察点在芯片的电源地端口lZs Ztarget, 电源噪声Vn很可能不满足设计指标要求。只有在Zs Ztarget频段动态电流极小时Vn才能满足。激进的设计方式

10、l当从PCB上来考察Zs时，假如无法得到芯片封装和芯片的精确模型，在判断时存在模糊空间，常以业界的经验值参考PDN的目标阻抗lVRM、PCB去耦网络、芯片三部分各自起作用频率大概的范围lVRM大约作用于DC到低频段（100K左右）lPCB板上去藕电容网络作用于中频段（数10K到100-300M）CORE电源芯片内有高频去耦，PCB上的去藕只需要负责到最高50-100Ml芯片封装和芯片负责高频段（100-300M以上）l芯片不同的电源种类，要求PCB上去藕电容的作用范围不同PDN元件 VRM (Voltage Regulator Module)l开关电源的原理框图与输出阻抗特性PDN元件 -VR

11、M impedance and Step Responsel阻抗的三个区域n1区 DC数十KHz 控制环路决定阻抗n2区 控制环路与VRM的外接电容共同作用n3区 数倍开关频率以上控制环路对阻抗影响逐渐消失l阻抗曲线越平坦电源越稳定PDN元件 VRM输出阻抗测试l测试仪器： 低频网络分析仪PDN元件 VRM输出阻抗测试l测试仪器： 低频网络分析仪PDN元件 VRM的简化模型l二元件模型l电感ESL，表征VRM在数倍开关频率后的阻抗特性n芯片去耦需要多少大电容，ESL是关键指标l电阻ESR, 表征VRM的直流阻抗l后面将要介绍的去耦电容量化工具用的就是这种二元件模型PDN元件 VRM的简化模型l

12、四元件模型PDN元件 -正确应用 VRMlVRM外接的bulk电容属于反馈环路的一部分l在应用VRM时，应该遵守其对bulk电容及ESR的要求l保证VRM的反馈环路稳定 （图示例为不稳定状态）l从性价比综合考虑，选择合适的VRMPDN元件 -VRM噪声测量l20M带宽测量：Ripplel500M带宽测量： High-frequency ringingPDN元件 - 电容l芯片封装和芯片上的去耦电容作用于高频lPCB上的去耦电容承担VRM到芯片之间的频段PDN元件 - 电容l电容的实际模型lESR 串联等效电阻lESL 串联等效电感，包含电容本体电感和安装电感两部分nESL直接影响电容的高频阻抗

13、，在任何情况下都应该将安直接影响电容的高频阻抗，在任何情况下都应该将安装电感最小化装电感最小化PDN元件 - 电容组合l多种电容规格并联组合出现的并联谐振，也称反谐振PDN元件 -电容安装电感l安装电感l布线电感Ltracel过孔电感Lviasn过孔孔径l平面电感Lplanesn过孔孔径l布线方式决定安装电感Ltrace+Lvias 远大于远大于 LplanesPDN元件 -电容安装电感Lvias, Ltracel布线宜侧面引线（布线宜侧面引线（VOS)、线粗（、线粗（20mil）、短（）、短（20mil)、孔大（、孔大（=10mil)、近电地平面、近电地平面PDN元件 -电容安装电感Lpla

14、nesl影响Lplanes的因素与强弱l电源地平面间距，影响最强l电容与芯片的距离，若与地平面间距小到4mil,电容的距离影响较小n4mil平面间距 电容距离1000mil，与8mil平面间距 电容距离140mil相当l过孔大小，有条件尽量用较大孔径的过孔PDN元件 -电容安装电感优化l合理利用电流回路中的互感可以抵消一部分安装电感l合理的布线中红圈与两个小蓝圈的磁通可以抵销一部分，从而降低电感PDN元件 -电容安装电感优化l利用多个电源地平面对降低安装电感l利用信号层的空地加电源地 shape构造多个电源地平面对n有效减小电流的回路面积，降低回路电感（见图中红色路径）n电源地平面对本身就构造

15、成了高频平板电容l目标阻抗在毫欧级的设计有时需要多个电源地层PDN元件 电容（全局电容、本地电容）l本地电容 Local Capacitorl布局中芯片下和芯片附近（如500mil/12.5mm)的电容是芯片的本地电容l全局电容 Global Capacitorl距离芯片较远电容对该芯片是全局电容l对芯片而言，本地电容与全局电容起作用的频段有差异PDN元件 电容（全局电容、本地电容）l本地电容 Local Capacitor 高频特性优于全局电容 Global CapacitorPDN元件 电容的选用与布线小结PDN元件 电源地平面l电源地平面的阻抗模型l低频，平板电容l中频，分布电感+分布电

16、容l高频，与模数（m,n)、平面大小（a,b)、位置（x,y)相关的非常复杂的结构PDN元件 电源地平面电容PDN元件 电源地平面谐振l电源地平面构成的电磁腔体，具有固有的结构性谐振l由于平面对间距相对非常小，对矩形平面只计算长和宽l谐振的频率主要与模数（m,n)、平面大小（a,b)相关PDN元件 平面谐振的物理意义l（1，0）模Fres是长边的最低驻波频率l（0，1）模Fres是短边的最低驻波频率4” = 101.6 mm/25”= 124 mmVIxxSide of the board (d) = 5“ or 4“ corresponds to one half wavelength of

17、 the standing wave formed. If the resonance is formed along the 5” side, d = /2 =5” = = 10” = 254mm. The velocity of propagation of the wave can be found from v = c/r where c is the velocity of light in free space and r is the relative permittivity of the medium. For a relative permittivity of 4, v

18、=1.5 X 108 m/s.From the values of v and we get, fo = 1.5 X 108/254 X 10-3= 590.551 MHz.Similarly for the side d = 4“ we get fo = 1.5X108/203.2X10-3=738.188 MHz PDN元件 平面谐振频点计算举例l127mm * 101.6mm平面谐振频点的计算与阻抗曲线仿真n,m01230 0.590 GHz1.181 GHz1.771 GHz10.738 GHz0.945 GHz1.39 GHz1.919 GHz21.476 GHz1.59GHz1.8

19、9 GHz2.306 GHz32.214 GHz2.291 Ghz2.509 GHz2.836 GHzComparison between analytically calculated and simulated resonance frequencies 585 MHz720 MHz915 MHz1.17 GHz1.38 GHz, 1.45 GHz, 1.56 GHz1.74 GHzZ (ohms)5”X4” Board open circuit at all edges PDN元件 平面谐振的控制l长边尺寸越大，谐振频率越低lPCB电源平面谐振之后，板上的去耦电容作用显著减弱（影响难以控

20、制）l很多情况下，电源噪声和EMI问题由电源平面谐振引起lPCB设计时，电源平面在满足通流电源平面在满足通流能力的情况下，平面越小越好能力的情况下，平面越小越好l非矩形的不规则平面，谐振频率与边到边的最长路径长度相关l平面形状宜规整l最长边到边路径不宜大于250mma a(mm)(mm)m mn nFres(1,0) Fres(1,0) (MHz)(MHz)50501 10 01500.00 1500.00 1001001 10 0750.00 750.00 1271271 10 0590.55 590.55 1501501 10 0500.00 500.00 2002001 10 0375.

21、00 375.00 2502501 10 0300.00 300.00 3003001 10 0250.00 250.00 3503501 10 0214.29 214.29 4004001 10 0187.50 187.50 4504501 10 0166.67 166.67 5005001 10 0150.00 150.00 5505501 10 0136.36 136.36 6006001 10 0125.00 125.00 6506501 10 0115.38 115.38 7007001 10 0107.14 107.14 PDN元件 平面阻抗与位置的关系l平面中心 (x5) 阻抗的谷点的频率最高，(1，0)模谐振频点的阻抗最低l平面边缘 (x1) 阻抗的谷点的频率最低，(1，0)模谐振频点的阻抗最高PDN元件 平面对间距的影响l尽量设计最小化的平面对间距PDN元件 平面对间距的影响l尽量设