MOS电路版图及工艺-3-铝布线

1、1 下面以光刻掩膜版为基准，先描述一个P阱硅栅单层铝布线CMOS集成电路的工艺过程的主要步骤，用以说明如何在CMOS工艺线上制造CMOS集成电路。（见教材第（见教材第7-9页，图页，图1.12）2CMOS集成电路工艺集成电路工艺-以以P阱硅栅阱硅栅CMOS为例为例 1、光刻、光刻I-阱区光刻，刻出阱区注入孔阱区光刻，刻出阱区注入孔 N-SiSiO23 2、阱区注入及推进，形成阱区、阱区注入及推进，形成阱区N-subP-well4 3、去除、去除SiO2，长薄氧，长长薄氧，长Si3N4N-subP-wellSi3N4薄氧薄氧5 4、光、光II-有源区光刻，刻出有源区光刻，刻出PMOS管、管、NM

2、OS管的源、栅和漏区管的源、栅和漏区N-SiP-wellSi3N46 5、光、光III-N管场区光刻，管场区光刻，N管场区注入孔，管场区注入孔，以以提高场开启提高场开启，减少闩锁效应及改善阱的接，减少闩锁效应及改善阱的接触。触。光刻胶N-SiP-B+7 6、长场氧，漂去、长场氧，漂去SiO2及及Si3N4，然后长栅，然后长栅氧。氧。N-SiP-8 7、光、光-p管场区光刻（用光管场区光刻（用光I的负版），的负版），p管场区注入，管场区注入， 调节调节PMOS管的开启电压管的开启电压，然后生长多晶硅。然后生长多晶硅。N-SiP-B+9 8、光、光-多晶硅光刻，形成多晶硅栅及多晶硅光刻，形成多晶硅

3、栅及多晶硅电阻多晶硅电阻多晶硅N-SiP-10 9、光、光I-P+区光刻，刻去区光刻，刻去P管上的胶。管上的胶。P+区注入，形成区注入，形成PMOS管的源、漏区及管的源、漏区及P+保护环（图中没画出保护环（图中没画出P+保护环）。保护环）。N-SiP-B+11 10、光、光-N管场区光刻，刻去管场区光刻，刻去N管上的胶。管上的胶。 N管场区注入，形成管场区注入，形成NMOS的源、漏区及的源、漏区及N+保护环（图中没画出）。保护环（图中没画出）。光刻胶N-SiP-As12 11、长、长PSG（磷硅玻璃）。（磷硅玻璃）。PSGN-SiP+P-P+N+N+13 12、光刻、光刻-引线孔光刻。引线孔光

4、刻。PSGN-SiP+P-P+N+N+14 13、光刻、光刻-引线孔光刻（反刻引线孔光刻（反刻Al）。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSAl15 特性表实际上是一种特殊的真值表，它对触发器的描述十分具体。这种真值表的输入变量（自变量）除了数据输入外，还有触发器的初态，而输出变量（因变量）则是触发器的次态。特性方程是从特性表归纳出来的，比较简洁；状态转换图这种描述方法则很直观。 ？1617QQMR,PMR,N图例：图例：实线：扩散区，实线：扩散区，虚线：铝，虚线：铝，阴影线：多晶硅、阴影线：多晶硅、黑方块：引线孔黑方块：引线孔N阱阱18 6) CMOS IC 版图设计

5、技巧版图设计技巧 1、布局要合理、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。容，是否符合管壳引出线排列要求。（2）特殊要求的单元是否安排合理，如）特殊要求的单元是否安排合理，如p阱与阱与p管漏管漏源源p+区离远一些，使区离远一些，使 pnp ，抑制，抑制Latch-up，尤其是输，尤其是输出级更应注意。出级更应注意。（3）布局是否紧凑，以节约芯片面积，一般尽可能）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。将各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温）考虑到热场对器件

6、工作的影响，应注意电路温度分布是否合理。度分布是否合理。 19 2、单元配置恰当、单元配置恰当 （1）芯片面积降低）芯片面积降低10%，管芯成品率，管芯成品率/圆圆片片 可提高可提高15 20%。 （2）多用并联形式，如或非门，少用串）多用并联形式，如或非门，少用串联形式，如与非门。联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规导管采用条状图形，使图形排列尽可能规整。整。20 3、布线合理、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源

7、地线采用金属线，与其他金属线平行。长连线选用金属。 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。 注意VDD、VSS布线，连线要有适当的宽度。 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。 21 4、CMOS电路版图设计对布线和接触孔电路版图设计对布线和接触孔的特殊要求的特殊要求 （1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。 增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路

8、。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一些。 接VSS的孔尽可能安排在阱的所有边上（P阱）。 22（2）尽量不要使多晶硅位于）尽量不要使多晶硅位于p+区域上区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使多晶硅。（3）金属间距应留得较大一些（）金属间距应留得较大一些（3 或或4 ） 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。23 5、双层金属布线时的优化方案、双层金属布线时的优化方案 （1）全局电源线、地线和时钟线用第二层金属线。 （2）电

9、源支线和信号线用第一层金属线（两层金属之间用通孔连接）。 （3）尽可能使两层金属互相垂直，减小交叠部分得面积。247) CMOS反相器反相器版图流程版图流程25N wellP wellCMOS反相器版图流程反相器版图流程(1)1. 阱阱做做N阱和阱和P阱封闭图形，阱封闭图形，窗口注入形成窗口注入形成P管和管和N管的衬底管的衬底26N diffusionCMOS反相器版图流程反相器版图流程(2)2. 有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层27P diffusionCMOS反相器版图

10、流程反相器版图流程(2)2. 有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层28Poly gateCMOS反相器版图流程反相器版图流程(3)3. 多晶硅多晶硅做硅栅和多晶硅连线。做硅栅和多晶硅连线。封闭图形处，保留多晶硅封闭图形处，保留多晶硅 29N+ implantCMOS反相器版图流程反相器版图流程(4)4. 有源区注入有源区注入P+，N+区（区（select)。30P+ implantCMOS反相器版图流程反相器版图流程(4)4. 有源区注入有源区注入P+、N+区（区（select

11、)。31contactCMOS反相器版图流程反相器版图流程(5)5. 接触孔接触孔多晶硅，注入区和金属线多晶硅，注入区和金属线1接触端子。接触端子。32Metal 1CMOS反相器版图流程反相器版图流程(6)6. 金属线金属线1做金属连线，封闭图形处保留铝做金属连线，封闭图形处保留铝33viaCMOS反相器版图流程反相器版图流程(7)7. 通孔通孔两层金属连线之间连接的端子两层金属连线之间连接的端子34Metal 2CMOS反相器版图流程反相器版图流程(8)8. 金属线金属线2做金属连线，封闭图形处保留铝做金属连线，封闭图形处保留铝35VDDGNDVDDGNDinverter：Schemati

12、c:Layout:inputoutputm1m2m2m1 361. 阱做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4. 有源区注入P+、N+区（select)。做源漏及阱或衬底连接区的注入5. 接触孔多晶硅，注入区和金属线1接触端子。6. 金属线1做金属连线，封闭图形处保留铝7. 通孔两层金属连线之间连接的端子8. 金属线2做金属连线，封闭图形处保留铝 硅栅硅栅CMOS 版图和工艺的关系版图和工艺的关系37 1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。须解释的问题：须解释的问题：385. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+