MOS的物理机制

1、MOS的表面能带弯曲 说明: qS ( 表面势能 ) = ( 半导体内的Ei ) ( 表面处的Ei ); VGS 可使表面势s 变化 ( 基本是线性变化关系 ) ; Qn(y) 是沟道中的少数载流子面电荷密度. 半导体的Fermi势B 和 表面状态: 在半导体表面处的载流子浓度决定于表面能带的弯曲程度: nP0 = ni exp(EF-Ei)/kT >> ni ; pP0 = ni exp(Ei-EF)/kT << ni . 在半导体内的Fermi势能(qB = Ei-EF ) 可用半导体内的参量来表示: 半导体内的平衡多子浓度pP0 = ni exp(Ei-EF)/k

2、T = ni exp(qB /kT) NA , B =( Ei-EF )/q = (kT/q) ln(NA / ni ). 可见: 在s = B 时, 表面处的多子浓度将小于体内的多子浓度, 而少子浓度将多于 体内的少子浓度，即表面呈现为弱反型的表面; 在s = 2B 时, 表面处的多子浓度将远小于体内的多子浓度,而少子浓度将远 多于体内的少子浓度，为强反型表面.理想MOSFET的阈值电压: 说明: MOSFET是“理想”的含义: 在MOS系统中不含有任何电荷状态 (除栅电压在半导体表面产生的空间电荷以外, 不考虑表面态电荷和M-S功函数差). 在栅电压VGS = 0 时, 半导体表面的能带不

3、发生弯曲 (平带状态) . 在讨论VT时忽略了反型层中的电荷: 因为刚达到强反型时, 正好沟道中的电子浓度 = p-衬底内的空穴浓度; 而且反型层 仅限于表面极薄的一层,其中的电荷Qn, 比耗尽层中的电荷QB少得多(在刚强反型时, 耗尽层宽度最大). 所以可忽略反型层中的电荷Qn .MOS的非饱和特性 说明: 沟道的长度(y方向)为L ; 沟道的宽度(z方向)为Z ; 沟道的厚度(x方向)为X(y) ; 沟道的截面积为 A ;沟道的电子浓度为 n . 理想MOSFET的输出伏安特性计算 沟道电流ID是沟道中的面电荷密度Qn(y)漂移运动的结果: ID = Z X q n n E(y) = Qn

4、(y) Z n E(y) , 代入Qn(y)与电压的关系, 并把E(y)用电压来表示为dV(y)/dy, 即有 ID = Z n Ci VGS - VT - V(y) dV(y)/dy , 积分之 ID dy = Z n Ci VGS - VT - V(y) dV(y) , 积分限: y= 0L , V= 0VDS 则得到 ID = ( Z n Ci / L ) (VGS - 2B - VD/2) VDS (2/ 3)× (VDS + 2B)3/2 - (2B)3/2 , ID ( m Z n Ci / L ) (VGS - VT ) VDS - VDS2 = m (VGS - VT

5、 ) VDS - VDS2 (Sah方程) , 其中 ( 20 q NA )1/2 /Ci 称为衬偏系数; 对较小的NA , m = 1/2 . = Z n Ci / L . 当VDS 较小时, 有线性特性: ID = ( Z n Ci / L ) VGS - 2B - 20 q NA(2B)1/2 / Ci VDS = (VGS - VT ) VDS VDS , 当 VGS = 2B - 20 q NA (2B)1/2 / Ci VT 时, ID = 0, 即沟道夹断, 这时 的栅电压就是阈值电压 (夹断电压) . 线性区的跨导为 gm = ( Z n Ci / L ) VDS . 系数 (

6、 Z n Ci / L ) 称为器件的增益因子 (或导电因子). 饱和区: 由 dID / dVDS = 0 = (VGS - VT ) VDS , 得到饱和电压 VDSat = VGS - VT . 把VDSat代入到 ID 表示式中, 求得饱和电流为 IDSat = (/2) (VGS - VT ) 2 VGS2 . 可见, 饱和电流与VDS无关, 而与VGS有抛物线关系; 而且饱和电压 VDSat随着VGS 的增大而升高. 长沟道MOSFET的电流饱和机理: 随着VDS的增加, 夹断点逐渐从漏端移向源端(夹断区扩大); 所增加的电压 (VDS - VD sat ) 就降落在夹断区上(使电

7、场), 而未夹断的沟道上的电压基本上维 持在VD sat ; 当电子从源端漂移到夹断点时, 就被夹断区中的强电场拉到漏极, 则 漏极电流基本上由未夹断的沟道区(有效沟道长度)决定, 而有效沟道上的电压基本 不变, 故电流饱和(实际上, 由于有效沟道长度随VDS而变, 类似BJT中的Early效应, 所以电流并不完全饱和, gD0). 饱和电流与VGS有抛物线关系; 饱和电压与VGS之间有线性关系.实际mos的VT 对于实际的MOSFET，需要考虑金属与半导体功函数之差、 Si-SiO2系统中电荷的影响。所以实际MOSFET的阈值电压中将要增加“平带电压”部分。 平带电压: 由于金属-半导体功函

8、数差ms 和Si-SiO2系统中电荷Qf 的影响, 在VG = 0 时半导体 表面能带即发生弯曲. 从而需要另外加上一定的电压 (平带电压) 才能使能带拉平. 对多晶硅栅电极(通常是高掺杂) , Fermi势为 G ±0.56 V +用于p型, -用于n型栅. 对VT的工艺控制问题: 目的是获得所需要的VT值和使VT值稳定. 主要技术是控制Si-SiO2系统中电荷Qf : 其中的固定正电荷(直接影响到VT值的大小) 与表面状态和氧化速度等有关(可达到<1012 cm-2); 而可动电荷 (影响到VT值的稳定 性) 与Na+ 等的沾污有关. 因此特别需要注意在氧化等高温工艺过程中

9、的清洁度. 计算例 对 n-沟的 “n+多晶硅-SiO2-Si” MOSFET, 已知 NA =1016 cm-3, SiO2厚度d = 250 Å, Qf / q = 2×1010 cm-2, ms = - 1.08 V. 计算: VT = ? 若要使VT增加到1 V, 要求注入B离子的剂量FB = ? (假定注入的受主在SiO2-Si界面上形成薄的负电荷层.) 解: 对理想MOS系统, 可求得 VT = - ( QB / Ci ) + 2B = 0.35 + 0.69 =1.04 V, 和 Ci =ox / d = 3.9×8.85×10-14 /

10、250×10-8 = 1.38 ×10-7 F/cm2. 则实际的MOS系统, 可求得 VT = -1.08 - 2×1010×1.6×10-19 / 1.38×10-7 + 1.04 = - 0.063 V . 由于注入硼电荷将产生平带电压的变化为 q FB / Ci , 则阈值电压等于1时有: 1 = ( - 0.063 + q FB ) / 1.38 ×10-7 , 故 FB = (1.38 ×10-7 / 1.6×10-19 ) 1.063 = 9.1×1011 cm-2 . 实际MOS

11、FET的伏安特性: 非饱和区 由线性特性慢慢变成亚线性特性. 饱和区 并不饱和 (因为夹断以后的有效沟道长度随着VDS的增大而减短, 致使 ID也随着增大; 同时漏区与沟道之间的耦合电容, 使得当VDS增大时将在沟道中 感应出额外的电荷, 致使沟道电导增大, 从而ID也随着增大). 击穿区 器件击穿的特点是: 击穿电压低于单个p-n结的击穿电压; VGS越低, 沟道 的厚度X(y)也越小, 则越容易击穿; 击穿电压主要是受到沟道终点处表面附近内外 电场的影响 (因此, 为了提高VDS, 有必要采取各种p-n结终端技术来减弱表面附近 的电场) . 常用栅极材料的值: SiO2 (3.8) ; S

12、i3N4 (6.4) ; Al2O3 (>7.5) . a) MNOFET (栅绝缘层是 5060nm SiO2 + Si3N4 ); MAOFET (栅绝缘层是 5060nm SiO2 + Al2O3 ) . b) MFSFET (栅绝缘层是高 值的薄膜材料, 如: PZT PbZrxTi1-xO3, SPT SrBi2Ta2O3, LAO鋁酸镧, LAON镧鋁氧氮) . 材料的功函数值: 金属 (独立 / 在MOS中) Al (4.1 / 3.2eV), Au (5.0 / 4.1eV), Ni (4.55 / 3.65eV). 半导体 (掺杂1014cm-3 和1016 cm-3)

13、 (独立 / 在MOS中) n- Si (4.32, 4.20 / 3.42, 3.30eV), p- Si (4.82, 4.49 / 3.92, 4.04eV), n- GaAs (4.44, 4.31 / 3.54, 3.41eV), p- GaAs (5.14, 5.27 / 4.24, 4.37eV) . 例如, 对Si-SiO2-Al系统: Al的功函数是 3.2eV, 与各种掺杂半导体的都不同, 故 热平衡时半导体表面的能带将发生弯曲. p-沟耗尽型FET的制作技术: 先在n型衬底的表面上作一层薄反型层; 或用 Al2O3 / SiO2 复合栅, 利用膜中的负电荷效应. 表面使沟

14、道载流子迁移率降低的原因: VGS 引起的纵向电场Ex 把载流子吸到表面 表面散射使迁移率; VDS 引起的横向电场Ey 使迁移率与电场有关,甚至速度饱和(在短沟道 的小尺寸MOSFET中重要). 阈值电压与温度的关系: VT = VFB + 2B - QB(2B) / Ci, 则 dVT / dT 2 - QB / ( 2 Ci B ) (dB / dT ) ; 而 B = ±( kT / q ) ln( N / ni ), ni T3/2 exp-Eg / 2kT , dB / dT ± ( 1 / T ) B- Eg / 2q ; dVT / dT ± (

15、1 / T ) QB / ( 2 Ci B) - 2 × ×B- Eg(T=0) / 2q . 可见: 在温度升高时, EF趋于Ei, 则表面更容易反型, 即VT降低, dVT / dT< 0 ; 提高衬底掺杂时, EF趋于能带边, 使得EF随着温度的变化范围增大, 从而 VT的温度稳定性差. n沟: N=NA, 取 ; p沟: N=ND, 取 ; 而且采用Eg / 2kT >> 3/2条件. MOSFET的性能与温度的关系: 都可通过S值、迁移率、阈值电压的各种温度关系来进行分析. 例如ID与T的关系为: 在VGS较高时 ( VGS - VT )比较大,

16、 则VT 影响很小, 从而的温度关系使得 d ID < 0 ; 在VGS较低时 ( VGS - VT )比较小, 则VT 影响大, 使得 d ID > 0 ; 在VGS中等时 VT 和的温度关系都起作用, 使得 d ID 0 . 这时MOSFET的 温度稳定性很好. MOSFET的击穿电压: 有D-S击穿和G-S击穿两种. 但因无二次击穿, 故MOSFET的安全工作区比双极型 器件的要大. MOSFET的源-漏击穿电压BVDS : 与漏p-n+结的雪崩击穿电压和源-漏穿通电压有关, 由其中的较小者决定.(对短沟道 MOSFET, 还往往出现 “沟道雪崩击穿” .) 漏p-n+结的雪

17、崩击穿电压 实际上低于单个p-n+结的击穿电压, 常常只有2540V. (因为栅电极覆盖在漏区部分的下面附加有额外的电场, 将首先发生击穿; 而且在 截止时, VGS 为负, 这更将使击穿电压下降.) 源-漏势垒穿通电压VPT 当源和漏2个耗尽区相连通时, 漏结中的电场即深入到 源结, 则源区的电子可直接被拉入到漏区而形成很大的电流. VPT与衬底掺杂浓度 和沟道长度有关 ( 对短沟道、衬底低掺杂的MOSFET, 工作电压往往受到VPT的 限制 ) : 根据p-n+结耗尽层宽度 = 2( Vbi V ) / q NA 1/2 = 沟道长度L , 得到 VPT ( q NA / 2) L2 .

18、MOSFET的源-栅击穿电压BVGS : 由栅SiO2层的耐压来决定. 当SiO2层击穿时, 在击穿点将产生高电流密度 ( 106 1010 A/cm2 ) 和高温( 可达到4000 K ), 使器件损坏. (因为MOSFET的CGS很小, 若有微量的电荷即可产生很强的电场, 从而引起击穿. 故存储和使用MOSFET时要小心.) 在SiO2层厚度TOX =1000 2000 Å 时, BVGS = 100 200 V, 有关系 BVGS = EOX TOX , SiO2层的临界击穿电场EOX = 5×106 10×1016 V/cm . 实际上, 因为SiO2的质

19、量差别大, 故在设计TOX时应该留有50%的安全系数. (例如, TOX =1500 Å 时, BVGS = 75 150 V .) 栅跨导 gm : 表征栅电压对漏极电流的控制能力, 越大越好. 非饱和区 ID (VGS - VT ) VDS - VDS2 , = Z n Ci / L , gm = VDS VDS . 在电流饱和时, gm达到最大. 饱和区 IDSat = (/2) (VGS - VT ) 2 , gm sat = ( VGS - VT ) gm max VGS . 最大gm与S-D电压无关, 而随栅电压线性增大. 上述结论与实际情况的偏离 : VGS的影响 :

20、当VGS高到一定时, gm sat反而下降 (是由于强的栅电场使n 降低所致). VDS的影响 : 当VDS高到一定时, 沟道载流子的漂移速度饱和、迁移率下降, 从而gm降低 . (在漂移速度饱和时, 电流ID将降低 1+ nVDS /( L vs ) 1 倍; 相应地gm也降低 1 + nVDS /( L vs ) 1 倍 .) 串联电阻RS和RD的影响 : RS使得加到栅极上的有效栅-源电压降低为 VGS = VGS ID RS , RS和RD使得加到沟道上的有效漏-源电压降低为 VDS = VDS ID (RS + RD); 则非饱和区的有效跨导为 gm = gm 1 + gmRS +

21、gD(RS + RD) -1 , 而饱和区的有效跨导为 gm = gm 1 + gmRS -1 , 其中gD =( VGS - VT ) 是线性区的漏电导. 提高gm的措施 : 结构上增大: 加大(Z/L) 例如采用LDMOS或VDMOS结构; 提高n 例如 采用n-MOS结构; 增大电容Ci 例如采用薄栅氧化膜和高介电常数氧化膜. 提高 VGS : 要求栅极耐压高, 以提高饱和跨导. 提高 VDS : 要求S-D击穿电压高, 以达到饱和状态而获得最大的跨导 (gm sat ). 减小串联电阻RS和RD : 降低S和D区的体电阻以及欧姆接触电阻等. 衬底跨导 gmb : 考虑VBS的伏安特性,

22、 可在以下一般MOSFET的伏安特性中, 把S = 2B 用 2B +VBS来代替即可. ID =(Z n Ci / L) (VGS - 2B - VD/2) VDS(2/ 3)×(VDS + 2B)3/2 - (2B)3/2 . 从而可求得 gmb (VDS + 2B +VBS)1/2 - (2B +VBS)1/2 . 漏电导gD : 表征S-D电压对漏极电流的控制能力. 非饱和区 gD =( VGS VT VDS ) ( VDS ), gD随VDS的增大而线性减小; 当VDS很小时, 在gD表式中可略去VDS, 即得到线性区的漏电导 (正好等于gm sat ) gDL = ( V

23、GS VT ) . 而MOSFET的导通电阻 Ron = VDS / ID (VDS很小) = 1 / ( VGS VT ) . 可见:线性区的漏电导正好等于导通电阻Ron的倒数; 有 gm sat = gDL= 1/ Ron . ( 实际MOSFET的导通电阻应该 = Ron + RS + RD .) 饱和区 理想MOSFET的饱和特性与VDS无关, 则饱和区的漏电导 = 0, 动态电阻 为 . 但实际上特性并不饱和(沟道长度调制效应和漏区电场静电反馈效应所致), 故动态电阻为有限值. “亚阈” 概念 在VGSVT 、但S B（即表面为弱反型) 时, 器件仍通过一定的电流 亚阈 电流. 该状

24、态具有低压和低功耗优点 逻辑应用很好. 亚阈电流与栅电压的关系: 因S = VGS VT , 则 ID exp( qS / kT ) exp( qVGS VT / kT ) ; 但在 VGS > VT ( 即S > 2FB ) 时, ID与VGS有线性或平方关系(非亚阈电流). 在 VDS > 3kT/q 时, ID 与VDS 的关系不大 . 在实际工作电压范围内, ID 基本上决定于VGS (有指数关系). 影响S值的有关因素: 衬底反偏压的影响: 使 CD 减小, 则S; 界面陷阱的影响: 将增加一个与 CD 并联的陷阱电容, 使S； 温度的影响: T使S. 因此, 为了

25、提高MOSFET的亚阈区工作速度 (减小S), 就应当加上一定的衬偏电压和 减小界面陷阱. 结构设计考虑要点： 减小沟道长度L, 以提高增益、跨导和改善频率响应 ; 减小源和漏的结深rj , 以削弱短沟道效应; 减小寄生电容等, 以提高fT ; 增大宽长比Z/L, 以降低导通电阻、增大电流容量和提高饱和区的跨导; 提高电压和电流, 以提高功率. HMOS (high-performance MOS) 的优点和缺点: 单注入HMOS的优点 用浅注入来控制VT; 等效使源和漏的结深减小, 短沟道效应 减弱. 双注入HMOS的优点 浅注入层用来控制VT, 深注入层用来防止S-D穿通; 等效使 源和漏

26、的结深减小. 缺点 使半导体表面势垒电容增加, S值增大, 亚阈特性变差. 凹沟MOSFET (recessed-channel MOSFET) 的优点和缺点: 优点 等效使源和漏的结深减小, 短沟道效应减弱. 缺点 VT的控制较困难 (因为VT主要决定于A和B点处的形状与SiO2层的厚度); 热电子注入到SiO2中的可能 性增加. Schottky势垒源和漏的MOSFET的优点和缺点: 优点 等效使源和漏的结深0, 短沟道效应很弱; 源和漏接触的高导电性, 使串联 电阻降低; 源和漏接触的制作不需要高温退火, 保证了SiO2层的质量不变和几何 图形不发生畸变; 对单极性的CdS等半导体, 可

27、用此接触来克服制作p-n结的困难. 缺点 为了提高VDS, 要求表面处理工艺高; 对Si-MOSFET而言, 一般只能作成p- 沟MOSFET (因为电极材料常用的是PtSi, 与p-型Si的Schottky势垒高度只有 0.25eV, 与n-型Si的Schottky势垒高度有0.85eV). 双扩散横向MOSFET (LDMOS) 或 双注入MOSFET (DIMOS) 的优点和缺点: 这是功率MOSFET和功率IC的基本结构. 优点 沟长L与光刻精度无关 (主要决定于杂质扩散精度或多晶硅栅掩蔽注入的 精度), 则可控制L到1m以下; 较高掺杂的p+区把源区和漏区隔开来了, 使S-D 之间不

28、容易穿通, 则耐压提高; 轻掺杂n-区的表面导电很好, 电子容易达到饱和 速度; n-区可承受较高的电压, 则提高了击穿电压; 在漏结附近, 击穿电压提高, 而电离倍增和热电子注入效应降低; 电极均在同一表面上, 容易集成. 缺点 VT的控制较困难 (VT主要决定于p+区表面的掺杂浓度); 沟道区是高掺杂区, 表面电容较大, 则S值较大, 亚阈特性较差; 管芯占用面积较大, 频率特性也受到 影响. 绝缘栅双极型晶体管 (IGBT) 的优点和缺点: 优点 p+ 漏区往沟道注入空穴, 使n-区表面电导调变, 导通电阻降低, 比较好的克 服了LDMOS导通电阻高的缺点; 较宽的n-区可承受很高的电压

29、, 使耐压提高; 若 把漏区再加进几个n+层,使漏结对电子的阻挡作用降低,则可进一步减小导通电阻. 缺点 因为有两种载流子参与导电, 则器件的工作速度将要受到少数载流子寿命 的限制 (少子存储使关断时间增长); 存在有寄生晶闸管MOS栅控的p+npn+ 四层可控硅结构, 使得最大工作电流受到此寄生晶闸管闭锁效应的限制 (可通过 短路发射结来消除). 垂直导电扩散MOSFET (VDMOSFET) 的优点和缺点: 这也是功率MOSFET的一种基本结构. 优点 比LDMOSFET占用的面积小, 相应频率特性也得以改善; L与光刻精度无关, 可使L减短; n-漂移区使S-D不容易穿通, 则耐压提高;

30、 可多个单元并联, 使电流容 量增大; 采用六角形分布的图形 (HEXFET), 可使沟道宽度增大, 导通电阻降低; 工艺上也与LSI多晶硅技术相容. 缺点 从工作原理上, VDMOSFET = MOSFET + JFET, 而n-漂移区相当于JFET 的沟道, 因此n-漂移区的宽度和掺杂浓度对器件性能的影响较大; 因为n-漂移区 的电阻率较高 (无电导调变), 而且p区下面有的部分未导电, 故导通电阻仍然比较 大, 影响输出功率; p-n- 结的耐压以及表面击穿对器件的影响较大. 注: 若把漏极的n+区改换为p+区, 则成为垂直导电的IGBT, 有较小的导通电阻; 但是 开关速度却有所降低.

31、 垂直导电V形槽MOSFET ( V V - MOSFET) 的优点和缺点: 优点 基本上与VDMOSFET的相同. 缺点 导通电阻仍然是比较大 (理由相同); V形槽的顶端存在很强的电场, 对器件 的基础电压有很大影响; V形槽的腐蚀不容易控制, 而且栅氧化层是曝露的, 容易 受到离子沾污, 使阈值电压不稳, 可靠性降低. 改进的结构: (着眼于降低导通电阻) 采用U形槽 (为VU-MOSFET) : 电流在n-漂移区的扩展较好, 导通电阻较低, 电流容量大 (但仍然在p区下面有部分区域未导电); 而且U形槽的腐蚀也不容易 控制, 而且栅氧化层也是曝露的. 把漏极的n+区改换为p+区, 则成

32、为垂直导电的V形槽或U形槽IGBT, 具有很小的 导通电阻. 注：制作V形槽或U形槽的工艺技术 Si衬底片采用（100）晶面，腐蚀出的沟 槽表面为（111）晶面 ( 两种晶面的夹角为 54.74 OC ) . 埋沟MOSFET的特点: 在沟道区注入与衬底相反型号的杂质 (设注入剂量为NI) 而构成 沟道在体内 迁移率较高; 沟道区内有2个耗尽区: 表面耗尽区受栅压控制, 下面的耗尽区受衬偏电压控制, 其间是导电沟道(设沟道中单位面积的电子电荷为Qn); 多作成耗尽型 (也可实现增强型). 小尺寸MOS效应 注 不讨论 L< 0.1m 的MOSFET 在L< 0.1m时, 因载流子的

33、渡越时间和散射持续时间, 都与载流子的平均自由 时间相当, 则问题变得很复杂: 经典输运方程失效; 强电场产生瞬态输运; 衬底较 高掺杂和栅SiO2 层较薄, 导致沟道电子的表面量子化. 阈值电压的短沟道效应: * 物理本质 表面沟道下的耗尽层与 p-n+ 结的耗尽层有部分重叠 部分电荷“共享” 使VT 降低 (沟道越短, 共享电荷所占的比例越大, 则VT 降低得越多). * Poon-Yau模型 因沟道下梯形耗尽区中的电荷为: QB = (沟道下矩形耗尽区中的电荷) (2个三角形中的电荷) = q NA d 1 - ( r / L ) ( 1 + 2d / r )1/2 - 1 , 则 VT

34、 = VFB + 2B + QB / Ci = ; VT 的降低: VT = - q NA d / (Ci L) · ( 1 + 2d / r )1/2 - 1 . 阈值电压的窄沟道效应: * 物理本质 栅极的“边缘场”使场氧化层下的表面耗尽区的空间电荷有所增加 (产生额外电荷Q ) VT 增大. 栅极宽度Z越小, Q占总空间电荷的比例越大, NWE的影响越大. * Jeppson简单模型 认为Q是 (d ) 部分的电荷(= 1.21.5), 则 VT = ( q NA d2 ) / ( Ci Z ) , VT = VFB + 2B + q NA d / Ci + ( q NAd2

35、) / ( Ci Z) . * Akers模型 对正方形 Q = 2 q NA d 2 , 对三角形 Q = q NA d 2 , 对1/4圆形 Q = q NA d 2 / 2 ; VT = VFB + 2B + q NA d ( 1 +d / Z ) / Ci , = 2 (正方形), 1 (三角形), /2 (1/4圆形) . DIBL效应: * 要点 L减小、VDS 增加 漏与源的耗尽区靠近 电力线可从漏穿越到源 源端势垒降低 从源注入到沟道的电子增加 ID 增加 DIBL 效应. L越小, DIBL越显著. 短沟MOSFET工作在阈值电压附近时, DIBL很严重. 在分析时, 除要考

36、虑电场 Ey , 还要考虑 Ex ( VGS 和VBS 的共同作用), 则是一个二维问题. * DIBL效应的影响 使阈值电压VT 降低: VT = -VDS , 称为DIBL系数 (亚阈区) . 限制着小尺寸MOSFET 进一步缩小尺寸: 因为当L很小, ID 增加很大 器件不能关断 ( DIBL是限制MOSFET尺寸缩小的一个基本因素 ). 空间电荷限制的漂移电流 JSP dE / dy = - q n / (0 ) , 则 JSP = - q n n E = 0 n E ( dE / dy ) , E = - 2 JSP y / (0 n ) + E0 1/2 - dV / dy , E

37、0 是源端的电场 (可略去) ; JSP = q 0 n VDS2 / ( 8 L3 ) VDS2 / L3 . 注: xs 是注入深度; Wm是表面耗尽层厚度; DI = (NS-NB) xs 是均匀掺杂时的注入剂量; 对非均匀掺杂时的注入剂量, 需用 N(x)-NB 的积分来计算 . 几种典型的沟道掺杂情况: 浅注入(xs<<Wm): 认为注入的受主(负电荷)集中在半导体表面 等效于Si-SiO2 界面的正电荷减少q DI 平带电压增加 q DI / Ci, 产生 VT = q DI / Ci . 深注入(xs>>Wm): 表面反型层和耗尽层都在注入区内 相当于衬底

38、掺杂浓度 提高 使VT和 ID, 故一般不用深注入 . 实际上常常是xsWm情况: 可把耗尽层分为注入区和非注入区来分析, 使 VT . 短沟道MOSFET的速度饱和效应: 经验的速度-电场关系为: 当 Ey < EC 时, v = n Ey / ( 1 + Ey / EC ) ; 当 Ey > EC 时, v = vs . ( EC 是速度饱和临界电场对Si约为5×104V/cm.) 计入速度饱和效应, 电流将减小 ( 1 + VDS / L EC ) 倍: ID = (Z / 2 L) n Ci (2 VGS - VDS2 ) ( 1 + VDS / L EC ) -

39、1, ( VGS 是夹断饱和电压 ) ; 速度饱和电流 ( Ey(L) = EC 时 ) 为 IDsat = (Z / 2 L) n Ci (2 VGS - VDsat2 ) ( 1 + VDsat / L EC ) -1 = Z vs Ci (2 VGS - VDsat ) . 速度饱和电压为 VDsat = ( VGS L EC ) / ( L EC + VGS ) ; IDsat = Z vs Ci VGS2 / ( L EC + VGS ) . MOSFET的饱和机理: 对长沟器件, L EC >> VG , 则为夹断饱和: VDsat = VG, IDsat VGS2 ;

40、 如在沟道未夹断饱和前就已速度饱和, 则失去平方关系. 对短沟器件, L EC << VGS ,则为速度饱和: VDsat =L EC , IDsat = Z vs Ci VGS ( “速度饱和电流 = 沟道电荷×饱和速度”, 可忽略电荷沿沟道的变化 ). 计算例 对n沟道-MOSFET, 已知 W = 30m, L = 1 m, n = 750 cm2/ V-s, Ci = 1.5×10-7 F/cm2, VT = 1 V . 计算: 对长沟道器件, 在VGS = 5 V 时的 IDsat = ? gm = ? 对速度饱和时的器件, IDsat = ? gm

41、= ? 解: 对长沟道器件有: IDsat = ( W n Ci / 2L ) ( VGS - VT )2 = 2.7×10-2 = 27 mA , gm = ( W n Ci / L ) ( VGS - VT ) = 1.35×10-2 S . 对速度饱和( vs = 9×106 cm/s ) 的情况有: IDsat = W vs Ci ( VGS - VT ) = 1.6×10-2 = 16 mA , gm = W vs Ci = 4.05×10-3 S . 短沟道MOSFET的速度饱和区: 该区电场强, 不能用缓变沟道近似. 采用准二维分

42、析给出: 饱和区输出电阻R0随VDS而增加 (但实际上由于热电子效应和 DIBL效应, R0 将 有所降低); 漏端的电场Em 与EC 和VDS有关, 对短沟器件, 易出现 Em >> EC 情况: Em ( VDS - VDsat ) / , 反映了速度饱和区的长度, 与SiO2层厚度dox 和结深Xj 有关, 经验关系为 0.22 dox1/3 Xj1/3 (对 dox > 15nm ); 0.017 dox1/8 Xj1/3 L1/5 (对 dox < 15nm, L < 0.5m ). Em 很强 漏端附近形成热电子, 碰撞电离 产生较大的衬底电流和热电子

43、 注入SiO2层 器件性能变坏. 热电子效应: 现象 漏端高电场 热电子 碰撞电离 电子进入ID, 空穴流入衬底而形成衬底电流 Ib 可用Ib 来监控沟道 热电子和漏区电场的情况; 电子注入栅SiO2层 形成 IG 和引起界面陷阱 (使VT变化, gm和S) 器件性能退化与IG有关(与较大的Ib 无关) . 影响 Ib 流过衬底而产生压降 使源-衬底结正偏 形成“源-衬底-漏”(n-p-n) 的寄生晶体管 与原来的MOSFET并联 使短沟器件易发生漏源击穿和I-V曲线 回滞; 在CMOS电路中将导致闭锁效应. 热电子注入栅极将严重影响MOS-LSI的可靠性 热电子退化 (热电子打断界面 上的S

44、i-H键, 产生界面陷阱 随着H往SiO2中扩散, 界面态密度Nit 随时间增加, 直 到LSI失效) . MOSFET性能的热电子退化: 热电子退化的检测: Ib = C1 ID exp (- Ei / q E) 碰撞电离过程 , IG = C2 ID exp (- Eb / q E) 越过界面势垒的注入过程 , ( IG / ID ) = C2 ( Ib / C1 ID ) p , p = Eb / Ei . 故通过检测Ib , 可知道MOSFET的性能退化情况. 热电子退化的MOSFET寿命 : 类似热氧化速率过程, 有 Nit = C3 t ( ID / Z ) exp (- Et /

45、 q E) n , Et 界面势垒激活能3.2eV + Si-H键离解能0.3eV, n = 0.50.75 ; 是Nit 或 VT ( Nit ) 达到某个失效标准时的时间. 选 n=2/3, Et / Ei =2.9 , 得 = F ( Z / ID ) ( Ib / ID )-2.9 (VT )1.5 ; 又根据 Ib = ( M - 1 ) ID , 有 ( Z / ID ) ( M - 1 )- m , m = 2.9 . 沟道(雪崩)击穿现象: 在短沟道MOSFET中, VDS在沟道中建立起强的电场, 可使沟道中的载流子通过碰 撞电离和雪崩倍增而产生大量的电子-空穴对(在漏端夹断区更明显); 从而导致ID剧 增 (对n-沟器件, 倍增出的电子被漏极吸收所致) 而击穿, 并同时产生一部分寄生衬 底电流 (空穴被衬底吸收所致). 沟道雪崩注入效应: 现象: 在沟道中, 由于漏结雪崩击穿或沟道击穿倍增出的载流子, 若在2次碰撞之 间积累起的能量足以跨越Si-SiO2界面势垒(电子势垒=3.15eV, 空穴势垒=3.8eV), 则这些热载流子