CMOS工艺与器件

1、 P）n-type MOS transistor (NMOS管管) 物理结构示意图物理结构示意图n+n+p-衬底D+S-GBVGS+-耗尽区n-沟道NMOS管的结构剖面示意图管的结构剖面示意图衬底掺杂成为P型半导体，n+表示重度掺杂成为N型半导体（称扩散区）。在栅与衬底之间电场作用下，栅下面的衬底表面多数载流子空穴受排斥而减少，当空穴基本被赶走时，在衬底表面形成耗尽层。当电场进一步增强时，不仅空穴被赶走，电子也被吸引到衬底表面，从而使P型半导体的表面层型半导体的表面层变成电子占多数的N型型层（反型层）层（反型层），使得源、漏、反型层形成一体的N型区。而反型层也就是“沟沟道道”。衬底掺杂成为n型

2、半导体SOURCEDRAINGATECONDUCTORINSULATORP - DOPEDSEMICONDUCTOR SUBSTRATEnnDRAINGATECONDUCTORINSULATORN - DOPEDSEMICONDUCTOR SUBSTRATEppSOURCEDRAINSOURCEGATESUBSTRATEDRAINSOURCEGATESUBSTRATENMOSPMOSsymbolsymbolMetalPolysiliconOxiden-diffusionp-diffusionp-substraten-substrateDepletion Source Gate DrainPNM

3、OS Source Gate DrainnPMOSaout+VDDpullupnetworkpulldownnetworkVSSoutinputsaout+p-welln-wellsubstratep-welln-wellpolypolygate oxidep-welln-wellpolypolyn+n+p+p+p-welln-wellpolypolyn+n+p+p+metal 1metal 1viaswLwL光源(UV,DUV,EUV)孔径（圆形，环形，四极形）聚光透镜掩模（二相，移相）孔径投影透镜硅片上附光刻胶n-well掩膜版：为N阱掩膜，用以限定N阱区面积和位置制造步骤：用该版制造 N

4、阱 注：N阱用于制作PMOS管（而NMOS管在原基片衬底上制作）n-welln-well maskp-substraten-welln+离子离子mask俯视图mask剖面图active掩膜版：为薄氧化层区掩膜，用以确定薄氧化层区的面积和位置。该区域覆盖了所有该区域覆盖了所有PMOS和和NMOS管的源、漏和栅的制管的源、漏和栅的制作区域作区域，故该版又称为有源区版（active版）制造步骤：用该版完成薄氧化层（栅氧化层）的生长p-substraten-wellactiveNitride: Si3N4Oxide: SiO2active maskmask俯视图mask剖面图active mask（负

5、胶）activep-substraten-well制造步骤：用active掩膜版（负胶），完成场氧层生长mask俯视图mask剖面图poly掩膜版：多晶图形掩膜，用于制作多晶硅栅极以及形成电路结构的多晶硅连线和电阻制造步骤：在已经生长完成的栅氧化层上完成所需多晶硅图形p-substraten-wellpolysiliconpoly maskmask俯视图mask剖面图n+掩膜版： n+掺杂区掩膜制造步骤：进行n+离子（磷或砷）注入掺杂和扩散推进，形成n扩散区（diffusion）。这里实际上是用有源区（active）作为掺杂离子注入的掩膜，由于此时是在多晶硅栅完成后，离子被多晶硅栅阻挡，不会进

6、入栅下的硅表面，因此形成NMOS的源、漏区，而且其边缘与硅栅边缘对齐（ 可能有一定的overlap），硅栅起到了自对准的作用，称硅栅自对准硅栅自对准n+n+p-substraten-welln+ maskn+ maskn+离子离子p+掩膜版：p+掺杂区掩膜制造步骤：进行p+离子（硼）注入掺杂和扩散推进， 形成p扩散区（diffusion）同样，这里实际上也是用有源区（active）作为掺杂离子注入的掩膜，通过硅栅自对准硅栅自对准，形成PMOS的漏、源n+n+p-substraten-wellp+p+p+ maskp+ maskp+离子离子contact掩膜版：接触孔掩膜。用以确定欧姆接触的大小

7、和位置，即对薄氧化层区刻出实现欧姆接触的引线孔 制造步骤：先用该版从P管引出的P+区接触孔、从N管引出的N+区接触孔，再生长一层SiO2氧化膜，然后再用该版对这层新生长的氧化膜刻出实现欧姆接触的引线孔 n+n+p-substraten-wellp+p+ contact maskcontact maskmetal1掩膜版：金属图形（接触孔和连线）掩膜，用以确定第一层金属需引出的接触孔和同层金属布线互连的位置和形状制造步骤：在上一版的接触孔光刻之后，硅片表面用CVD法沉积一层金属膜，用该版刻下所需要的金属膜，实现第一层金属的接触孔引出和同层金属布线互连 n+n+p-substraten-wellp

8、+p+metal maskmetal mask到上一步为止，已完成了1层金属（连线），算上那层多晶（连线），我们称之为1P1M。但由于电路的复杂性，仅靠这两层连线的不够的，所以有了1P2M、1P3M1P6M、1P8M等工艺。因此，接下来制造步骤就是以下两层掩膜版/两步骤的重复：via12掩膜版：第一层金属和第二层金属的连接孔掩膜。用以确定其大小和位置，刻出两层金属连接点的连接孔制造步骤：先生长一层SiO2氧化膜，再用该版对这层新生长的氧化膜刻出两层金属连接点的连接孔metal2掩膜版：第二层金属图形（连接孔和连线）掩膜，用以第二层金属需引出的连接孔和同层金属布线互连的位置和形状制造步骤：在硅片

9、表面用CVD法沉积一层金属膜，用该版刻下所需要的金属膜，实现金属层欧姆引出和互连via23/metal3 p-阱栅n+n+金属1金属2ViaContact上一页的图示Passivation掩模版：钝化层光刻掩膜。它是最后一步，确定应暴露的压焊区压焊区或内设测试点接触区内设测试点接触区的位置和大小完成金属互连之后，为免受以后杂质侵入和损伤，要进行芯片表面钝化，沉积一层钝化膜（如Si3N4或磷硅玻璃、聚烯亚胺等）覆盖整个表面，但压焊区及内设测试点需要刻去钝化层备用。 N-well processVDDout(a )(b)inoutVDDVssp+p+n+n-wellp-substrate(c)p+

10、n+n+p-substraten-wellp+(d)contact cutpolysilliconmetalgate oxide field oxiden+p+p+n+n+n-wellp-substratep+n+VDDCONTACTVssCONTACTVDDVss(a)outVDDVssin(b)N-well process with substrate contactPMOS衬底接电源、NMOS衬底接地Twin - well processn+ n+ n+ p+p+p+p-transistorn-transistorn-wellp-wellepitaxial layerVDD contac

11、tVSS contactn+ substrate(b)(a) VDD VSSinout栅衬底SiO2xoxVg+-栅漏源电流IdVds Vt栅漏源电流Id栅漏源Idn+n+p-衬底D+S-GBVGS+-耗尽区n-沟道dgsVds = Vgs Vt 即Vgd =Vgs - Vds = VtVds Vgs Vt 即Vgd =Vgs - Vds Vgs - Vt0.01.02.03.04.05.0VDS (V)12ID(mA)线性区饱和区VGS = 5VVGS = 3VVGS = 4VVGS = 2VVGS = 1VVDS = VGS-VT平方关系夹断夹断饱和区饱和区tttVVV0bstVVn+n+p-衬底D+S-GBVGS+-耗尽区n-沟道栅衬底SiO2xoxVg+-n+depletion regionsubstrate (p)bottomwallcapacitancesidewallcapacitancesp-阱栅栅n+n+金属1金属3金属2过孔ViaContact平板边缘金属2金属1金属1金属低频高频低频高频dP+P+ VDDN+N+V