数字电子实习设计能显示小时,分,秒的数字钟

1、数字电子实习实习题目：报时式数字钟的设计指导教师：吴勇马占辉班 级：测控 08-2班姓 名：于国庆学 号： 29号目录一、软件介绍3二、设计任务与要求 5三、设计原理 5四、设计过程6五、元器件清单13六、实习心得 14七、参考文献1621一、 软件介绍max+plus ii开发软件是altera公司自行设计的可编程逻辑器件 的eda开发工具。它是一种与器件结构无关的集成设计环境，提供 了灵活和高效的界面，允许设计人员选择各种设计输入方法和工具， 能够支持altera公司的max、classic、flex以及acex系列的pld 器件。max+plus ii界面友好，使用便捷，被誉为业界最易用

2、易学的 eda软件。在max+plus u上可以完成设计输入、元件适配、时序仿 真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计 环境，是设计者能方便地进行设计输入、快速处理和器件编程。 max+plus ii开发系统的特点作为最为流行的eda开发软件，max+plus ii为设计人员提供的 丰富功能、灵活的操作界面是其他同类软件无可比拟的。概括起来， 此软件主要有以下几个特点：1、支持多种操作平台max+plus ii 开发软件可在基于 windowsnt4.0、windows95、 windows98、windows2000、操作系统下运行，也可在 sun sparc stat

3、ion、hp9000series 700/800 和 imb risc system/6000 工作站 上运行。2、提供开放性的界面max+plus ii 支持与cadence , exemplarlogic , mentor graphics , synplicty , viewlogic和其它公司所提供的eda工具接口。3、与结构无关max+plus ii 系统的核心complier 支持 altera 公司的 flex10k、 flex8000、flex6000、max9000、max7000、max5000 和 classic 可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑

4、设 计环境。4、完全集成化max+plus h的设计输入、处理与较验功能全部集成在统一的开 发环境下，这样可以加快动态调试、缩短开发周期。5、丰富的设计库max+plus ii提供丰富的库单元供设计者调用，其中包括74系列 的全部器件和多种特殊的逻辑功能 (macro-function )以及新型的参 数化的兆功能(mage-function )。6、模块化工具设计人员可以从各种设计输入、处理和较验选项中进行选择从 而使设计环境用户化。7、硬件描述语言(hdl)max+plus ii软件支持各种hdl设计输入选项，包括 vhdl、 verilog hdl和altera自己的硬件才苗述语言ahd

5、l。此外此软件能直接阅读到芯片的功能：最直接的帮助来自于 max+plus ii的help菜单。若需要某个特定 项目的帮助信息，可以同<shift>+<f1>键或者选用工具栏中的快速帮 助按钮”。此时，鼠标变为带问号的箭头，点击“特定的项目”就可 弹出相应的帮助信息。这里的“特定项目”可以包含某个器件的图形、 文本编辑中的单词，菜单选项，甚至可以是一个弹出的窗口。 二、设计任务与要求设计一台能显示小时，分，秒的数字钟。具体要求如下：1、完成带时分秒显示的24h计时功能；2、 能完成整点报时功能，要求当数字钟的分和秒计数器计 59min52s时，驱动音响电路，四低一高，最

6、后一声高音结束， 整点时间到；3、完成对“时”和“分”的校时，并能对秒计数器清零。三、设计原理该数字时钟由振荡器，分频器，秒计数器，分计数器，小时计数 器，校时电路，报时电路和显示电路等几部分组成。小时计数器有24h计时和12h计时两种，本时钟用的是 24h计时。 校时电路可对分，小时计数器进行校时，报时电路可对整点时间进行 音响报时。应该将整个设计过程分成各个模块来设计， 这样既能理清 设计的思路，又能在出错是迅速找到错误根源并改正。小时计数器是一个24进制的计数器，利用一片74ls490和一 些门电路构成一个24进制的计数器。分计数器是一个60进制的计数器，利用一片74ls490和一些 门

7、电路构成一个60进制的计数器。秒计数器设计同分计数器。显示电路由六位数码管构成。报时电路主要由高频和低频两个时钟脉冲组成。校时电路是通过一些手动开关，门电路等组成的来控制分计数 器，小时计数器的脉冲，以达到校时、校分的目的。四、设计过程打开max-plus2软件，它的快捷方式的图标是 f",在此环 境下新建一个项目，当点新建图标时会出现如下图一所示对话框， 我 们先选择第一个，即graphic editor file,图一此环境是设计原理图的界面，然后开始进行自己的设计我做的是报时式数字钟的设计。 选用了 3片74490芯片引脚图和功能表如下：744901set91q41clr 1q

8、b1clk1qc1cd2set9 2qa2clr2qb2clk 2qc 2qd1dec countersno11 clrinputsset91clk |qaoutputsqbqcqd0i hlx |llll9| lhx |hllh0| lll |llll1| ll1 |lllh2| ll1|llhl3| ll1llhh4| ll1lhll6| ll1 |lhlh6| ll1 |lhhl1| ll1 |lhhh| ll1 |hllli ll1 |hllhi hhx |illegal可以看出这是10进制的计数器，时钟脉冲是下降沿有效。设计时钟的秒显示，如下图：” 7平蒯18ets w* -一归 l

9、r 10b 一-1cik 2t - 1qd -“ d8cc 口 11nte 脂36ftc -3clr 301 -3clk 30。-| ma -如上图，q0-q3是秒的个位，q4-q7是秒的十位，g2是为后续 校时电路做准备的，由于 74490时钟脉冲是下降沿有效，并且只有 秒的个位是8和9的时候q3才是高电平，当个位向十位进位的时候 只需要把q3接在高位的时钟输入端2clk ,当秒的个位从9变0时 q3变会从高电平向低电平跳变一次，产生一个下降沿，这就会完成 向高位的进位。由于秒是60进制的，并且此芯片是同步清零，清零 端clr高电平有效，所以当秒的十位是 6的时刻应该把秒清零，而 q5和q6

10、是高电平时为6, q5和q6通过一个与门后产生高电平， 把q5和q6通过一个与门连接到高位的清零端 2clr后，就完成了 秒的清零设置。设计时钟的分显示，如下图：时钟的分钟显示是通过秒每到 60的时候向分钟进位产生的，所以图中的yy端接在秒电路图中的q5和q6通过与门后的输出端。yy旁边的非门是起直接产生下降沿的作用，因为时钟脉冲是下降沿有效，图中前边的非门也是此作用。小时的显示和分钟的相似，但当小时计到 24时清零，如下图：7产tak一步作匕寸 乎wr. 工1日近 n昨- 拉 miir"-案雷鬻qz3seeire 怪其 ic la 101 1clk 帕。1qc28 etc 20 l

11、r,如围hl禺在©hq。tec c-ouiitehs校时电路如下图，用138译码器来实现，当a端输入是0时，对应的 是小时的校对，当a端输入是1时对应的是分钟的校对。g1是设置 校时的，当g1为1时，开始对电路进行校时，g2nb是对秒位的清 零,电路正常计时是 g1置0, g2nb置1。a aaaxa 一报时电路如下图，由于报时是在从59分51秒开始的，每隔一秒响 一次，共响5次，前4次是低音，第五次是高音，低音高音是用频率 来控制的高音的频率比低音的大。由于秒的十位5还有分位的59是确定的，1、3、5、7的二进制最低位都是1,因此，可以把相应的 位通过一个与门输出，再与 q3 （9

12、的二进制高位是1）相与，如果 q3对应的是1,是高音，如果q3对应的是0,是低音，这样就完成 了报时电路的设计。组合后的完整电路图各个模块做完之后，就应该组合电路并且调试,如下：热| jmutli 曲而 jhi4lr 法才 施孑九初:" 9 hl' 匚子e连接好电路后，运行电路，对应的按钮是“第；点击后会出现下图编译没有错误，点击确定，然后点击start,编译完成后，再新建一个波形仿真图,如图，选择下边的框后单击 ok,之后保存文件。在文件的空白面单 击鼠标右键选出所有的输入输出，设置时钟脉冲后点击 腐按钮，把所有的输入设置好之后点击 倒按钮，如果没有错误的话会直接显示波形。

13、波形图如下:电&e1* sed3 0(23 203q|ig w 届0(将123 api ei3叩打op 3-uf卜tirrw血d a密mm0h 1*h 11h30h 012213_v*iut 寸j infwal j 7g 35g-2 ,r39【01111,)(3 ri stlii1 11-!(310330工0103311010332):01d333x010834)01033501巾葡x。耳x)j0yd334)jkb360103300103310103»x oltbmxdto»4 1dicu»m 0211w 310(23 0hoi2213hax+plus i

14、i在电脑上调试好之后，就可以往机箱中下载了，在菜单中选下的 山”plmedit.后再选我吃下的“一设置保存之后把相应的 引脚按照说明一次加入到芯片中，如下图:完事后就可以把它下载到试验箱上了，在试验箱上通过给相应的频率和按键，便完成了设计。五、元件清单序号名称型号数量1心片74ls49032三线八线译码74ls1381器3两输入与非门nand234非门not35两输入或门or236七输入与非门nand717两输入与门and27六、实习心得短短一周的实习结束了，在这一周的数字电子系统设计的实习 中，我基本了解了报时式数字钟的设计原理，对 max+plusii软件的 应用与基本设计方法有了基本认识

15、，同时也学会了自己设计一些简单 实用电路。总之这次实习中让我在实验技能方面的综合水平得到了 一 定的提升。在这周我们对max-plus2软件进行学习，并进行具体实习设计。 第一天里，首先是老师为我们详细的介绍了本周的实习目的与实习要 求，并简单介绍了 max-plus2软件的应用，接下来我们开始熟悉这 个软件，熟悉这些元器件的具体应用，并能够连接简单的电路。下午 老师又针对本周的设计要求进行了具体说明，于是我们就开始了复杂 的设计过程。起初我对于这些设计题目可以说是很茫然， 任何一个对 于我来说都很难，于是我开始找一些参考书，看了一些相关的内容， 有了一点思路。与同组的成员商量了一下，决定既然

16、有实习这样一个 机会，想挑战一下自己，要做就要尽力并争取做到最好。在设计中可 以说遇到了很多困难，但是我觉得越是遇到困难越要学会坚持，要保持冷静的头脑，把问题分成小块并一块一块的解决， 同时现在并不是 自己一个人在孤军奋战，在和同伴的讨论过程中我也学到了很多知 识。于是我们按模块从计数模块、定时模块、控制模块、分频模块一 步一步的往下做。无论到模块的分析设计还是到最后的模拟验证，我 们都在有条不紊的进行中，因为我知道只有在每个部分确保没有错误 的前提下，才能使最后的结果能正确通过。在设计过程中，我们也碰到了许多解决不了的问题， 于是我们就 请老师来指点迷津，每一次老师都很细心的为我们解答， 从

17、老师的指 点中，我们也学到了一些知识，感谢老师多日来的耐心指导。在第三 天的实习中，我们学习了如何将原理图通过实验箱进行实现。 在实现 过程中我们依然遇到了许多问题。 通过一步一步的改正，我们设计的 结果终于大体完成了，电路基本实现的一些功能但是还有一部分没有 体现出来，在原理图中没有问题，那就应该是硬件调试的问题了，如 果时间在充裕一些的话，我一定会争取把它做出来的，并且保证每个 功能都能实现，那才是我最高兴的时刻。不过四天的辛苦与努力，我 们还是基本完成了实习要求。第五天我们进行了实习考核，考核时的 任务是完成了，但我对自己还是有些不满意，没有达到我想想中的结 果。后来我深刻的反思了一下：一个人之所以成功，是因为他成功于 每个细节、成功于整个过程而不是最后的结果。自己不能为了最后的 结果就忽略了其中的过程。每一个过程每一个步骤都要稳扎稳打， 这 才能对得起自己。感谢老师一周以来，对我们的悉心教导，使我受益匪浅。以后还 会遇到很多问题，希望能和老师多多沟通和探讨。 现在学校实验室也