案例2-OTA运算放大器的设计

1、简单运算放大器的设计1.运算放大器的电路设计图1所示是一个电容性负载的两级CMOS基本差分运算放大器。其中P1为运算放大器的电流偏置电路，为了减小电源电压波动的影响，改偏置电路采用了在改进型威尔逊电流镜电路中又增加了一个电阻R1的结构；P2为运算放大器的第一级放大器；P3为运算放大器的第二级放大器。为使运算放大器的工作稳定，在第一级放大器和第二级放大器之间采用补偿网络来消除第二个极点对低频放大倍数、单位增益带宽和相位裕度的影响。在运算放大器的电路结构图中，M1、M2、M3、M4、M5构成PMOS对管作为差分输入对，NMOS电流镜作为输入对管负载，PMOS管M5作为尾电流源的标准基本差分运算放大

2、器；M6、M7构成以PMOS管作为负载的NMOS共源放大器；M14（工作在线性区）和电容Cc构成运算放大器的第一级和第二级放大器之间的补偿网络；M9M13以及R1组成运算放大器的偏置电路。运算放大器的设计指标如表1.其设计流程是：首先根据技术指标，手工估算电路中各晶体管的宽长比；然后在对其进行仿真；通过反复的仿真和修改各个晶体管的参数，进行电路参数的优化，最终达到设计要求的性能指标。表1 运放性能指标性能单位数值小信号低频电压增益V/V>80dB单位增益带宽MHz>500MHz压摆率V/uS>10 V/uS负载电容pF1相位裕度度>60P2P1P3图1两级CMOS基本差

3、分运算放大器2. 运算放大器的手工计算从该运放设计所采用的工艺模型mm0355v.l中查得以下工艺参数：Kn=179.8A/V2 Vthn=0.55VKp=-63.8A/V2 |Vthp|=0.73V1）通过压摆率SR求M5的漏极电流若米勒补偿电容Cc=2pF，因为SR=ID5/Cc。要求SR>10V/S，假设SR=100V/S,ID5为M5的漏极电流，则：ID5=SR×Cc=100 V/S×2E-12=200A。由于流过M5的电流为200A，则流过M1、M2、M3和M4的电流为200A/2=100A。2）通过MOS管的饱和区和线性区的临界过驱动电压求M5的W/L宽长

4、比因为M5工作在饱和区，则VDS5(VGS5-|Vthp|),在线性区和饱和区的交界处的临界过驱动电压Veff5=VDS5= VGS5-|Vthp|,则：若共模输出电压的最大值的要求为2.1V。由于Vin(cm)max=VDD-Veff5-VGS1=3.5V,且VGS=Veff+|Vthp|。假设M5和M1管的临界过驱动电压相同，即Veff5=Veff1=Veff。则2.1=3.3-Veff-Veff-|Vthp|=3.3-2Veff-0.73，即Veff=0.47V，所以（W/L）5=28.383）通过MOS管的饱和区和线性区的临界过驱动电压求M6的W/L宽长比同理可得：假设ID6=ID5=

5、200A，且电路输出的最大摆幅为3V，即VOUT（max）=3.0V=VDD-Veff6,所以Veff6=3.3-3.0=0.3V，所以（W/L）6=69.664）求M7的W/L宽长比输出摆幅的最小值为VOUT（min）=0.3V=Veff7 则（W/L）7=24.725）求M3和M4的W/L宽长比为防止版图的系统误差，M7、M6、M5和M4的尺寸满足： 则（W/L）3=（W/L）4=4.946）求M1和M2的W/L宽长比由于单位增益带宽GBW=gm1/2Cc=127MHZ,则gm1=2×Cc×GBW=6.28×2e-12×127e6=1.597mS有因

6、为所以（W/L）1=（W/L）2=2007）求运放偏置电路各晶体管的W/L宽长比运放的偏置电流镜电路采用与差分运放尾电流比例为1/10的电流设置，则M8、M9、M10、M11和M12的W/L宽长比应为M5的W/L宽长比的1/10。即：（W/L）8=（W/L）9=（W/L）10=（W/L）11=（W/L）12=2.83因为该偏置电流镜电路中所有晶体管都工作在饱和区，根据NMOS的饱和萨氏方程，有VGS12=VGS13+R1IOUT，即若R=1K，则（W/L）13=2×2.83=5.663. 验证手工计算的运放的主要参数小信号低频电压增益（DCGain）第一级运放放大倍数： 第二级运放放

7、大倍数：其中，gm1和gm7分别为NMOS管M1和M7的跨导；gd2,gd4,gd6和gd7分别是M1,M4,M6和M7的输出电导。并且有gm1=1.597mS, =1.333mS根据MOS管输出电阻的经验公式，对于NMOS管，有rds=8000L(m)/Id(mA);对于PMOS管，有rds=12000L(m)/Id(mA).取所有MOS管的沟道长度为1m，则rds4=(8000×1)/0.1=80K；gds4=1/rds=0.0125mSrds7=(8000×1)/0.2=40K；gds7=1/rds=0.025mSrds2=(12000×1)/0.1=120

8、K；gds2=1/rds=0.0083mSrds6=(12000×1)/0.2=60K； gds6=1/rds=0.01667mS因此，运放的小信号低频放大倍数Au为Au=(gm1×gm7)/(gds4+gds2)×(gds6+gds7)=24562000Au（dB）=20log（Au）=68（dB）（4）运算放大器的仿真结果和分析首先进行运算放大器直流分析的仿真，这个仿真的意义是为运算放大器的每个MOS器件确定初步的静态工作点。其目的是：1.保证同一支路各个MOS器件的漏源电压分配合适，且所有的MOS器件要保证工作在饱和区；2.调节电流镜，使电流镜的输出电压大致

9、在1.6V2V范围内，第一级的输出直流电压在0.7V1V范围内，第二级的输出直流电压在1V左右。然后进行运放的小信号相频和幅频特性仿真，在仿真前，首先要家丁补偿网络NMOS管M14的尺寸。M14的宽长比（W/L）估算如下：有前面的假设条件和运算放大器的设计指标得到：网络补偿电容Cc=2pF，单位增益带宽GBW=127MHz，则根据网络补偿电阻计算公式Rc=1/(1.2×cCc)=552用M14代替Rc电阻，M14必须工作在深线性区。由于M14的栅极接电源电压VDD，只要控制M14的VDS足够小，M14必然工作正在深线性区。这里，M14的VGS为（2.12.8）V左右，VDS接近于0V

10、，则M14工作在深线性区，根据MOS管深线性区导通电阻的计算公式=552得(W/L)14=23.21）运放的输入失调电压仿真通过仿真运放的直流传输特性是测量其输入失调电压。运放的电源电压为3.3V，在开环状态下，其反相端接1V的直流电压，同相端加从0.5V到1.5V的直流扫描电压，做DC仿真得到的运放的直流传输特性如图2所示，由图可知，当输入电压为1V-8mV时输出电压正好为1V,所以输入失调电压为8mV。图2 运放的直流传输特性分析2）运放的共模输入范围 运放的共模输入范围可通过观测运放的输入输出跟随特性来获得。运放的电源为3.3V，将运放的反相输入端与输出相连，构成缓冲器；同相端加直流扫描

11、从0到3.3V，经仿真得到的运放输入输出跟随特性如图3所示，其输入共模电压范围从0.7V到3.2V。 图3 运放的共模输出范围3）运放的输出电压摆幅特性 运放的输出电压摆幅特性是仿真运放的输出电压最大值和最小值。正输入端接1V的直流电压，Vin输入端加从0到3.3V的直流扫描电压，经仿真得到的运放输出电压摆幅特性见图4，运放的输出电压摆幅是0.3到3.3V。图4 运放的输出电压摆幅特性4) 运放的小信号相频和幅频特性运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数及其相位随频率的变化趋势，从而得到运放的相位裕度和单位增益带宽指标，并进一步鉴别运放的放大能力、稳定性和工作带宽。此时，被分

12、析的运放电路上对直流应当是负反馈闭环状态，对交流应当是开环状态。运放的输出端接1pF的负载电容，电源电压为3.3V，共模输入电压1V。通过交流小信号分析，可以得到运放的小信号相频和幅频特性如图5所示。从仿真结果上看，运放采用RC补偿，在满足单位增益带宽的同时，能很好的调节相位裕度。运放的低频开环增益为62.8dB，单位增益带宽为270MHz ，相位裕度为30度 。图5 运放的小信号相频和幅频特性5)运放的输出端压摆率分析运放的压摆率是分析运放在放大信号作用下的反应速度。运放的同相输入端输入1V到2V的脉冲信号，由Hspice对该电路做瞬态分析仿真得到的输出波形见图6.从图中可以得到：输出端由1

13、.31V阶跃到3.3V，在输出上升曲线的10%和90%处，其电压分别为1.5V和3.1V；时间分别为31.5ns和38.8ns。运放的压摆率SR=(3.1V-1.5V)/(38.8ns-31.5ns)=219V/uS,满足运放的压摆率指标要求。10%处90%处图6 输出端压摆率的分析（5）结论通过仿真得到的指标如表2所示，其中部分指标并没有达到要求，说明设计过程中电路存在许多缺陷或者采取的电路硬件指标不达标，需进一步进行改进，电路的设计是一个设计仿真设计循环的过程，直到所设计的电路达到标准。表2 Hspice仿真得到的指标性能单位数值是否达标小信号低频电压增益V/V62dB否单位增益带宽MHz

14、270否压摆率V/uS219是负载电容pF1是相位裕度度30是(6)相关网表.Title Operational At.lib 'E:tsmclibmm0355v.l' tt.lib 'E:tsmclibmm0355v.l' res .unprot.option list post probe*2 stage amplifier*M1n1 in- n2 vdd pch w=200u l=1uM2n3 in+ n2 vdd pch w=200u l=1uM3n1 n1 gnd gnd nch w=5u l=1uM4n3 n1 gnd gnd

15、 nch w=5u l=1uM5n2 n4 vdd vdd pch w=30u l=1uM6vout n4 vdd vdd pch w=70u l=1uM7vout n3 gnd gnd nch w=25u l=1uM8n6 n4 vdd vdd pch w=3u l=1uM9n4 n4 vdd vdd pch w=3u l=1uM10n6 n6 n7 gnd nch w=3u l=1uM11n4 n6 n8 gnd nch w=3u l=1uM12n7 n8 gnd gnd nch w=3u l=1uM13n8 n8 n9 gnd nch w=6u l=1uM14 n5 vdd n3 gnd

16、 nch w=30u l=1uRr1 gnd n9 1KCc1 n5 vout 2pCc2 vout gnd 1p*Sources*Vddvdd 0 3.3Vin+in+ 0 1 ac 1 0Vin- in- 0 1 ac 1 180 .dc vin- 0 3.3 0.1.ac dec 10 1 1g.op.plot ac vm(vout) vdb(vout) vp(vout).probe dc v(vout) .probe .end*.Title Operational At.lib 'E:tsmclibmm0355v.l' tt.lib 'E

17、:tsmclibmm0355v.l' res .unprot.option list post probe*2 stage amplifier*M1n1 in- n2 vdd pch w=200u l=1uM2n3 in+ n2 vdd pch w=200u l=1uM3n1 n1 gnd gnd nch w=5u l=1uM4n3 n1 gnd gnd nch w=5u l=1uM5n2 n4 vdd vdd pch w=30u l=1uM6vout n4 vdd vdd pch w=70u l=1uM7vout n3 gnd gnd nch w=25u l=1uM8n6 n4 vdd vdd pch w=3u l=1uM9n4 n4 vdd vdd pch w=3u l=1uM10n6 n6 n7 gnd nch w=3u