版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、第五章第五章 存储器系统存储器系统v 存储器的分类存储器的分类v 存储器的工作原理存储器的工作原理v 存储器的扩展存储器的扩展5-1 存储器概述存储器概述一、存储器的分类一、存储器的分类 1、按存储介质分类、按存储介质分类 半导体存储器、磁表面存储器、光表面存储器半导体存储器、磁表面存储器、光表面存储器 2、按存储器的读写功能分类、按存储器的读写功能分类 只读存储器(只读存储器(ROM)、随机存储器)、随机存储器(RAM) 3、按信息的可保存性分类、按信息的可保存性分类 非永久性记忆的存储器、永久性记忆的存储器非永久性记忆的存储器、永久性记忆的存储器 4、按在微机系统中的作用分类、按在微机系统
2、中的作用分类 主存储器主存储器、辅助存储器、高速缓冲存储器、辅助存储器、高速缓冲存储器半导体存储器的分类(主存储器)半导体存储器的分类(主存储器)半导体存储器半导体存储器EEPROMEPROMPROM掩膜式掩膜式ROM动态动态RAMDRAM静态静态RAMSRAM可读写存储器可读写存储器RAM只读存储器只读存储器ROMVolatile memoryNon-Volatilememory二、二、 存储器的基本性能指标存储器的基本性能指标 1、存储容量、存储容量 (1)存储容量)存储容量=存储器单元数存储器单元数每单元二进制位数每单元二进制位数 (2)换算关系:)换算关系: 1KB=210B=1024
3、B 1MB=220B=1024KB 1GB=230B=1024MB 1TB=240B=1024GB 2、存取速度、存取速度 (1)存取时间:启动一次存储器操作到完成该操作所经历的)存取时间:启动一次存储器操作到完成该操作所经历的时间。时间越小,存储速度越快。如时间。时间越小,存储速度越快。如DRAM:100ns200ns,SRAM:20ns40ns 。(2)存取周期:连续两次独立的存储器操作所需要的最短的时)存取周期:连续两次独立的存储器操作所需要的最短的时间。一般情况下,存取周期略大于存取时间。间。一般情况下,存取周期略大于存取时间。 3、功耗:存储器耗电的多少,同时反映了其发热的程度。、功
4、耗:存储器耗电的多少,同时反映了其发热的程度。 4、可靠性:用平均故障间隔时间、可靠性:用平均故障间隔时间MTBF(Mean Time Between Failures)来衡量。)来衡量。MTBF越长,可靠性越高。越长,可靠性越高。 5、性价比:衡量存储器经济性能好坏的综合指标。、性价比:衡量存储器经济性能好坏的综合指标。三、三、 存储系统的层次结构存储系统的层次结构 1、存储系统的层次结构、存储系统的层次结构 是指把各种不同存储容量、存取速度和价格的存储器按层是指把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器,并通过管理软件和辅助硬件有机组合成次结构组成多层存储器,并通过
5、管理软件和辅助硬件有机组合成统一的整体,使所存放的程序和数据按层次分布在各种存储器中统一的整体,使所存放的程序和数据按层次分布在各种存储器中 2、常用的存储系统的层次结构、常用的存储系统的层次结构 主要由高速缓冲存储器主要由高速缓冲存储器Cache、主存储器和辅助存储器组成,、主存储器和辅助存储器组成,如图所示如图所示 3、解决、解决CPU与主存储器速度差所采取的措施与主存储器速度差所采取的措施 (1)CPU内部设置多个通用寄存器内部设置多个通用寄存器 (2)采用多存储模块交叉存取)采用多存储模块交叉存取 (3)采用高速缓冲存储器()采用高速缓冲存储器(Cache) CPU 高速缓存 主存储器
6、 I/O 控制电路 高速缓存 辅存 磁盘 光盘 磁带 存储系统的多级层次结构 将当前使用频率较高的程序和数据通过一定的替换机制从主将当前使用频率较高的程序和数据通过一定的替换机制从主存调入到存调入到CACHE中,中,CPU在取指令或读取操作数时,同时对在取指令或读取操作数时,同时对CACHE和主存进行访问,如果和主存进行访问,如果CACHE命中,则终止对主存的访命中,则终止对主存的访问,直接从问,直接从CACHE中将指令或数据送到中将指令或数据送到CPU处理。由于处理。由于CACHE的速度比主存快得多,因此,的速度比主存快得多,因此,CACHE的使用大大提高了的使用大大提高了CPU读读取指令或
7、数据的速度。所有这一切都是由操作系统完成的。取指令或数据的速度。所有这一切都是由操作系统完成的。四、存储器系统四、存储器系统(1)存储体:)存储体: 由大量的基本存储电路所组成。每个基本存储电路存放一位由大量的基本存储电路所组成。每个基本存储电路存放一位二进制信息,这些基本存储电路的规则地组织起来(一般为矩阵二进制信息,这些基本存储电路的规则地组织起来(一般为矩阵结构)就构成了存储体(存储矩阵)。结构)就构成了存储体(存储矩阵)。存储单元:由存储单元:由N个基本存储电路构成。一次可并行存取个基本存储电路构成。一次可并行存取N位二进制位二进制代码。代码。存储单元地址:为了便于信息的存取,给同一存
8、储体内的每个存存储单元地址:为了便于信息的存取,给同一存储体内的每个存储单元赋予一个惟一的编号,该编号就是存储单元的地址。储单元赋予一个惟一的编号,该编号就是存储单元的地址。存储容量:存储单元数存储容量:存储单元数并行存取位数,即并行存取位数,即2nN。如。如1K4位、位、2K8位。位。 (2)地址译码电路)地址译码电路 对对CPU从地址总线发送来的从地址总线发送来的N位地址信号进行译码,可以惟位地址信号进行译码,可以惟一地选中片内某一存储单元。一地选中片内某一存储单元。单译码方式:只用一个译码电路对所有的地址信号进行译码,单译码方式:只用一个译码电路对所有的地址信号进行译码,译码输出的选择线
9、直接选中对应的单元。译码输出的选择线直接选中对应的单元。 如如1K4位的存储器,用位的存储器,用10选选1译码(很难实现),译码(很难实现),1024条线条线双译码方式:行和列译码双译码方式:行和列译码10条地址线:行条地址线:行 5条,列条,列5条译码后分别为条译码后分别为32条线。即利用条线。即利用64条线条线就可访问就可访问1024个单元。个单元。(3)读写控制电路)读写控制电路 接收接收CPU发来的相关控制信号,以控制数据的输入发来的相关控制信号,以控制数据的输入/输出。三输出。三态数据缓冲器是数据输入态数据缓冲器是数据输入/输出的通道,数据传输的方向取决于控输出的通道,数据传输的方向
10、取决于控制逻辑对三态门的控制。主要有制逻辑对三态门的控制。主要有R/W、/CS等信号。等信号。5-4 存储器与存储器与CPU的连接的连接存储器与存储器与CPU连接时应考虑的问题连接时应考虑的问题 CPU总线的负载能力总线的负载能力 CPU的时序和存储器的存取速度之间的配合的时序和存储器的存取速度之间的配合 存储器的地址分配和片选存储器的地址分配和片选 控制信号的连接控制信号的连接一、存储器的地址选择一、存储器的地址选择1、 地址译码器地址译码器 CPU对存储器进行读写时,首先要对存储芯片对存储器进行读写时,首先要对存储芯片进行选择进行选择(称为片选称为片选),然后从被选中的存储芯,然后从被选中
11、的存储芯 片中选择所要读写的存储单元。片中选择所要读写的存储单元。 片选是通过地址译码来实现的,片选是通过地址译码来实现的,74LS138是一是一种常用的译码器电路,其引脚和逻辑电路图如种常用的译码器电路,其引脚和逻辑电路图如图所示。图所示。74LS138引脚和逻辑电路图74LS138的功能表的功能表G1G2AG2BCBA译码器的输出译码器的输出100000Y0=0,其余均为,其余均为1100001Y1=0,其余均为,其余均为1100010Y2=0,其余均为,其余均为1100011Y3=0,其余均为,其余均为1100100Y4=0,其余均为,其余均为1100101Y5=0,其余均为,其余均为1
12、100110Y6=0,其余均为,其余均为1100111Y7=0,其余均为,其余均为12、 地址译码的三种方式地址译码的三种方式(1) 全译码方式全译码方式 全译码方式就是除了将地址总线的全译码方式就是除了将地址总线的低位地址直接连至低位地址直接连至各存储芯片的地址线各存储芯片的地址线外,将所有余下的外,将所有余下的高位地址全部高位地址全部用于译码用于译码,译码输出作为各存储芯片的片选信号。,译码输出作为各存储芯片的片选信号。 采用全译码方式的采用全译码方式的优点优点是是存储器中每一存储单元都有存储器中每一存储单元都有唯一确定的地址。唯一确定的地址。缺点缺点是是译码电路比较复杂译码电路比较复杂(
13、相对于部相对于部分译码分译码)。 一个采用全译码方式实现片选控制的一个采用全译码方式实现片选控制的RAM子系统如下子系统如下图所示。图所示。采用全译码方式实现片选控制的采用全译码方式实现片选控制的RAM子系统子系统2134各存储芯片的地址范围各存储芯片的地址范围芯片芯片高位地址高位地址低位地址低位地址地址范围地址范围A19A18A17A16A15A14A13A12A11A10A9A8A01111110000000 0F8000HF87FFH(2KB)111110000111 12111110001000 0F8800HF8FFFH(2KB)111110001111 13111110010000
14、 0F9000HF97FFH(2KB)111110010111 14111110011000 0F9800HF9FFFH(2KB)111110011111 1 这种片选控制方式可以提供对整个存储空间的这种片选控制方式可以提供对整个存储空间的寻址能力,即使不需要使用全部地址空间也可寻址能力,即使不需要使用全部地址空间也可采用全译码方式,多余的译码输出采用全译码方式,多余的译码输出(如图中的如图中的Y4Y7)暂时不用,可留作需要时扩充。暂时不用,可留作需要时扩充。(2) 部分译码方式部分译码方式 所谓部分译码方式就是只选用地址总线高位地所谓部分译码方式就是只选用地址总线高位地址的一部分址的一部分(
15、而不是全部而不是全部)进行译码,以产生各进行译码,以产生各个存储器芯片的片选信号。个存储器芯片的片选信号。 例如在前面图所示的片选译码电路中,例如在前面图所示的片选译码电路中,假设假设高位地址高位地址A19不参加译码不参加译码,把译码器,把译码器74LS138的的G1端接端接+5V,则,则A19无论是无论是“0”还是还是“1”,只要只要A18A1111110000,均能使,均能使74LS138的的Y0输出有效输出有效(为低电平为低电平),从而选中存储芯片,从而选中存储芯片1。 这样,存储芯片这样,存储芯片1的地址范围就是的地址范围就是 78000H787FFH(当当A190时时)或或F8000
16、HF87FFH(当当A191时时),即出现了一个存储单元可以由两,即出现了一个存储单元可以由两个地址码来选中的现象个地址码来选中的现象(其他存储芯片的情况其他存储芯片的情况与此相同与此相同)。 我们称这种一个存储单元有多个地址与其对应我们称这种一个存储单元有多个地址与其对应的现象为的现象为“地址重叠地址重叠”。 上述是假设A19一位地址不参加译码,则一个存储单元有两个地址与其对应。显然,如果有n位地址不参加译码,则一个存储单元将有2n个地址与其对应。 它的优点是优点是片选译码电路比较简单,缺点是缺点是存储空间中存在地址重叠区,使用时应予以注意。 (3) 线选方式线选方式 线选方式就是将地址总线
17、的高位地址不经线选方式就是将地址总线的高位地址不经过译码,直接将它们作为片选信号接至各存储过译码,直接将它们作为片选信号接至各存储芯片的片选输入端,即采用线选方式,根本不芯片的片选输入端,即采用线选方式,根本不需要使用片选译码器。需要使用片选译码器。 下图给出了一个采用线选方式实现片选控制的示例原理图。线选方式实现片选控制示例线选方式实现片选控制示例_CS_CSA17A0(片内地址片内地址)A19A18地地址址总总线线 必须注意的是:必须注意的是: A19和和A18不能同时为不能同时为0,否则,否则,将会同时选中两个存储芯片,造成访问存储器将会同时选中两个存储芯片,造成访问存储器操作错误操作错
18、误。 即在采用线选方式的存储系统中,软件上必须即在采用线选方式的存储系统中,软件上必须保证在存储器寻址时片选线中只能有一位有效保证在存储器寻址时片选线中只能有一位有效(例如定义为逻辑例如定义为逻辑“0”),而不允许多于一位的,而不允许多于一位的片选线同时有效。否则,将导致存储器操作的片选线同时有效。否则,将导致存储器操作的差错。差错。线选方式的地址空间分布线选方式的地址空间分布A19 A18 A17 A00 0 0 01 0 1 11 0 0 00 1 1 11 1 0 00 0 1 10 1 0 01 1 1 1不能使用(不能使用(256K)存储芯片存储芯片I 地址空间地址空间(256K)存
19、储芯片存储芯片II 地址空间地址空间(256K)不能使用(不能使用(256K) 线选方式的突出线选方式的突出优点是优点是无须使用片选译码器;无须使用片选译码器;缺点是缺点是存储地址空间被分成了相互隔离的区段,存储地址空间被分成了相互隔离的区段,造成地址空间的不连续造成地址空间的不连续(片选线多于一位为片选线多于一位为“0”以及片选线为全以及片选线为全“1”的地址空间不能使用的地址空间不能使用),给编程带来不便。给编程带来不便。 另外,在采用线选方式时,如果某些地址线闲置不用(既不用作片内地址,也不用作片选线),则在地址空间中还会存在地址重叠现象。 线选方式通常适用于存储容量较小且不要求存线选方
20、式通常适用于存储容量较小且不要求存储容量扩充的小系统中。储容量扩充的小系统中。课堂练习课堂练习 用用4K8的芯片构成的芯片构成16K8的存储系统,的存储系统,设地址总线为设地址总线为16位,可用位,可用74LS138译码器,译码器,分别使用(分别使用(1)线性选择()线性选择(2)全译码()全译码(3)部分译码连接,画出连接图,写出各芯部分译码连接,画出连接图,写出各芯片地址范围。(地址线,数据线,片选片地址范围。(地址线,数据线,片选信号)信号)二、存储器与二、存储器与8086 CPU 的连接的连接1、与控制总线的连接 最小模式:M/IO、RD、WR2、与数据总线的连接 8086有数据总线1
21、6根,其中D15D8接高位地址,D7D0接低位地址。用A0选择低位体,BHE选择高位体。存储器与存储器与8086的连接的连接F F F F E HF F F F C H(偶体偶体)0 0 0 0 2 H0 0 0 0 0 HF F F F F HF F F F D H(奇体奇体)0 0 0 0 3 H0 0 0 0 1 H地 址锁存器数 据总 线收发器8086A0A19_BHED0D15A0A1A19_BHE数据总线(16位)D0D7D8D15地址总线1、 位扩展法位扩展法 采用这种方法构成存储器时,各存储芯片连接各存储芯片连接的地址信号、控制信号是相同的,而数据线则的地址信号、控制信号是相同
22、的,而数据线则分别连接到数据总线的相应位上。分别连接到数据总线的相应位上。 例如:4K1位的存储芯片连接扩展成4K8位(4KB)存储器三、三、 存储器扩展存储器扩展用位扩展法扩展存储器用位扩展法扩展存储器4K1CSWEDA4K1CSWEDA4K1CSWEDAD0D1D7A0A11CSWE 存储器工作时,各芯片同时进行相同的操作。在这种方式中,对存储芯片实际上没有选片的要求,只进行数据位数的扩展只进行数据位数的扩展,而整个存储器的字数(存储单元数)与单个存储芯片的字数是相同的(如本例中两者均为4K)。2、 字扩展法字扩展法 利用这种方法进行存储器扩展时,只在字的只在字的方向上进行扩充,而存储器的
23、位数不变。方向上进行扩充,而存储器的位数不变。整个存储器的位数等于单个存储芯片的位数。 例如:将8片2K8位的存储芯片连接扩展成容量为16K8位的存储器用字扩展法扩展存储器用字扩展法扩展存储器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0A13WEA11A13D0D1D7D0D1D7D0D1D7Y0Y73-8译码器A0A10 这种方法将存储器的地址分成两部分,这种方法将存储器的地址分成两部分,一部分一部分(低位地址部分低位地址部分)接到各存储芯片作接到各存储芯片作为芯片的片内地址,一部分为芯片的片内地址,一部分(高位地址部分高位地址部分)经过片选译码器译码后送到各存储芯片的经
24、过片选译码器译码后送到各存储芯片的片选输入端;各存储芯片的数据线中的对片选输入端;各存储芯片的数据线中的对应位连接在一起。应位连接在一起。3、 字位扩展法字位扩展法 采用字位扩展法字位扩展法,就是既在位方向上进行扩展,就是既在位方向上进行扩展,又在字方向上进行扩展。又在字方向上进行扩展。 例如: 2K1位的存储芯片构成16K8位的存储器。先用8片2K1位的存储芯片构成2K8位的存储组(位扩展),再用8个这样的存储组构成16K8位的存储器(字扩展),整个存储器共计用了64片2K1位的存储芯片。用字位扩展法扩展存储器用字位扩展法扩展存储器C SD72K 8D72K 8(2K 1) 8C SW ED
25、0D1D7A0 A13W EA11 A13D0D1Y0Y73-8译 码 器A0 A10C SD72K 8D72K 8(2K 1) 8C SW ED0D1C SD72K 8D72K 8(2K 1) 8C SW ED0D1课堂练习课堂练习 1.用用10241位的芯片构成位的芯片构成16K8的存储系的存储系统,要多少片芯片?在地址线中有多少位统,要多少片芯片?在地址线中有多少位参与片内地址?至少多少位组合成片选信参与片内地址?至少多少位组合成片选信号?号? 2.利用利用Intel 2114(1K4位位)芯片组成容量为芯片组成容量为64KB的存储模块,需要多少块芯片?片内的存储模块,需要多少块芯片?片
26、内地址线要多少根?系统至少需要多少根地地址线要多少根?系统至少需要多少根地址线组合成片选信号?址线组合成片选信号? 3. CPU与存储器连接地址选择有哪些方式?与存储器连接地址选择有哪些方式?各有什么优缺点?各有什么优缺点?四、四、 存储器接口分析与设计举例存储器接口分析与设计举例 存储器接口分析:存储器接口分析:是指对于给定的现成存储器是指对于给定的现成存储器接口电路,正确指出存储器的存储容量以及构接口电路,正确指出存储器的存储容量以及构成该存储器的各个存储芯片的地址范围;成该存储器的各个存储芯片的地址范围; 存储器接口设计:存储器接口设计:则是指根据给定的存储芯片则是指根据给定的存储芯片及
27、存储容量和地址范围的要求,具体构成及存储容量和地址范围的要求,具体构成(设设计计)所要求的存储器子系统。显然,它是存储所要求的存储器子系统。显然,它是存储器接口分析的相反的过程。器接口分析的相反的过程。 例(存储器接口分析):已知一个存储器子系例(存储器接口分析):已知一个存储器子系统如下图所示,试指出其中统如下图所示,试指出其中RAM和和EPROM的的存储容量以及各自的地址范围。存储容量以及各自的地址范围。 RAMCSCEA14A12A11D7D0CPUI/O1I/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA10A0OEA19A13M/IOA18A16A15A17A10A0
28、OECEA11A10A0Y5Y6EPROMD7D0A19A18A17A16A15A14A13A12A11A10A9A8A7A1A0 地址地址 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 F9000H 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 F97FFH 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 F9800H 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 F9FFFH 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 FD000H 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 FDFFFH所以,所以,RAM的存储容量为的存储容量为
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 人教版八年级物理上册《2.2声音的特性》同步测试题及答案
- 环境因素对纸质文献保存影响分析
- 高一化学成长训练:第二单元化学是社会可持续发展的基础
- 加油站隐患自查自纠以及判定依据
- 2024高中地理第五章交通运输布局及其影响章末总结提升练含解析新人教版必修2
- 2024高中生物专题3植物的组织培养技术课题2月季的花药培养课堂演练含解析新人教版选修1
- 2024高中语文第三单元现当代散文第9课记梁任公先生的一次演讲学案新人教版必修1
- 2024高考地理一轮复习第十九章第2讲世界热点国家教案含解析新人教版
- 2024高考地理一轮复习专练78南美洲与巴西含解析新人教版
- 2024秋季期末散学典礼上校长讲话:用自律、书香与实践填满你的寒假行囊
- DB34T4829-2024公路工程泡沫轻质土设计与施工技术规程
- 抗肿瘤药物临床管理办法培训
- 各部门月度安全环保考评细则
- 专项14-因式分解-专题训练(30道)
- 预防性侵害安全教育
- ECE-R90-欧盟第3版-中文版(R090r3e-01)
- 医学文献检索复习试题和答案解析(四)
- 科学备考讲解模板
- 中国大数据产业发展指数报告(2024版)
- 2024-2025学年重庆市北碚区三上数学期末监测试题含解析
- 大宗贸易居间协议2024年
评论
0/150
提交评论